Министерство образования и науки Российской Федерации
Федеральное агентство по образованию
ГОУ ВПО «Оренбургский государственный университет»
Факультет информационных технологий
Кафедра вычислительной техники
КУРСОВОЙ ПРОЕКТ
по схемотехнике
Цифровое вычислительное устройство
Пояснительная записка
ГОУ ОГУ 230101.41.09.14 ПЗ
Руководитель проекта:
Хлуденев А.В.________________
"___"__________________2009 г.
Исполнитель:
студент группы 06ВМК-2
Сорока А.А.__________________
"___"__________________2009 г.
Оренбург 2009
Министерство образования и науки Российской Федерации
Государственное образовательное учреждение высшего профессионального
образования «Оренбургский государственный университет»
Факультет информационных технологий
Кафедра вычислительной техники
Задание на курсовой проект
Цифровое вычислительное устройство
Исходные данные: Архитектура – гарвардская;
Операции АЛУ– AND, ADD, ROR;
Операции управления – JMP;
Разрядность данных – 8;
Число ячеек ПЗУ программ – 256;
Емкость ОЗУ данных – 256x8;
Адресация – прямая, регистровая;
Элементная база – ЕР1С3.
Разработать: 1) Схему электрическую функциональную;
2) HDL – описание ЦВУ.
Дата выдачи задания " 25 " марта 2009 г.
Срок защиты проекта " 03 " июня 2009 г.
Руководитель проекта Хлуденев А.В.
Исполнитель
студент группы 06ВМК-2 Сорока А.А.
Аннотация
В данном курсовом проекте разработано процессорное устройство, реализующее операции - AND, ADD, ROR и JMP.
Курсовой проект выполнен с учетом требований современных разработок в области проектирования на интегральных схемах программируемой логики. Для реализации цифрового вычислительного устройства (ЦВУ) использован язык описания аппаратуры Altera HDL.
Пояснительная записка выполнена на 21 листе, содержит 3 рисунка, 4 таблицы и 2 приложения.
Содержание
1 Структура ЦВУ.................................................................................................. 5
2 Микропрораммный автомат............................................................................. 8
3 Разработка основных функциональных блоков и узлов................................. 9
4 Тестирование ЦВУ ………………………………………………………………15
Список использованных источников................................................................. 17
Приложение А. Функциональная схема ЦВУ................................................... 18
Приложение Б. AHDL-описание ЦВУ............................................................... 21
1 Структура ЦВУ
Выполним развернутый анализ задания и примем решения, определяющие структуру ЦВУ.
Под запись чисел отводятся 8 разрядов. Оперативная память (ОЗУ) имеет 256 8-разрядных ячеек. Каждое число занимает одну ячейку ОЗУ. Все команды в ЦВУ будут одноадресные, за исключением безадресных команд ROR и HALT.
Примем, что будет использована архитектура аккумуляторного типа, то есть один из операндов в двуместных операциях будет находиться в аккумуляторе W. Второй из операндов может находиться в ОЗУ (в операциях с прямой адресацией) или в банке регистров общего назначения (в операциях с регистровой адресацией). Результаты операций сохраняются в аккумуляторе.
Дополним заданный набор операций следующими:
mov W, RAM(Adr) – загрузка в аккумулятор операнда, находящегося в ОЗУ по адресу Adr[7..0] (прямая адресация);
mov W, GPR(Adr) – загрузка в аккумулятор операнда из банка регистров общего назначения по адресу Adr[1..0] (регистровая адресация);
mov RAM(Adr), W – запись содержимого аккумулятора в ОЗУ по адресу Adr, (прямая адресация);
mov GPR(Adr), W – запись содержимого аккумулятора в банк регистров общего назначения по адресу Adr[1..0] (регистровая адресация);
HALT – останов выполнения программы.
Выполним синтез команд. Команда будет иметь два поля:
- поле кода операции - будет занимать старшие разряды кода команды;
- поле параметра команды - будет занимать младшие разряды кода команды.
Поле параметра:
- в командах с прямой адресацией – 8-разрядный адрес ячейки ОЗУ;
- в командах с регистровой адресацией – 2-разрядный адрес регистра;
- в команде перехода – 8-разрядный адрес точки перехода.
С учетом дополнительных операций процессорное устройство должно выполнять 11 команд. Для их кодирования потребуется 4-разрядный код операции Cop[3..0]. Старший разряд будем использовать, чтобы различать команды с загрузкой результата в аккумулятор от прочих команд. Разряды Cop[2..1] будем использовать, чтобы различать команды каждой группы. Младший разряд Cop[0] будем использовать, чтобы различать операции с прямой и регистровой адресацией.
Результаты синтеза команд приведены в таблице 1. В таблице 1 приняты следующие обозначения:
- a – бит, отводящийся под адрес;
- x – бит, значение которого не важно для данной команды.
Все команды 11-разрядные и занимает одну ячейку ПЗУ программ. ПЗУ состоит из 256 ячеек по 11 разрядов каждая.
Таблица 1
| Операция | Мнемоника | Адресация | Код операции |
| W <- RAM(Adr) | MOV W,M | Прямая | 0000 aaaaaaaa |
| W<- GPR(Adr) | MOV W,R | Регистровая | 0001 xxxxxxaa |
| W <- W and RAM(Adr) | AND M | Прямая | 0010 aaaaaaaa |
| W <- W and GPR(Adr) | AND R | Регистровая | 0011 xxxxxxaa |
| W <- ror RAM(Adr) | ROR | - | 010x xxxxxxxx |
| W <- W add RAM(Adr) | ADD M | Прямая | 0110 aaaaaaaa |
| W <- W add GPR(Adr) | ADD R | Регистровая | 0111 xxxxxxaa |
| Останов | HALT | – | 1000 xxxxxxxx |
| RAM(Adr) <- W | MOV M,W | Прямая | 1010 aaaaaaaa |
| GPR(Adr) <- W | MOV R,W | Регистровая | 1011 xxxxxxaa |
| Перейти по Adr | JMP | - | 11xx xxxxxxxx |
Для выборки команд из ПЗУ программ емкостью 256 х 11 необходимы
- программный счетчик PCtr (8 разрядов);
- регистр команд IR (4 разряда).
В соответствии с вариантом задания для хранения данных необходимо использовать ОЗУ емкостью 256 х 8 и банк регистров общего назначения GPR (четыре 8- разрядных регистра). Будем использовать ОЗУ с раздельными входами и выходами данных.
Операции над словами информации будет выполнять операционный автомат, состоящий из АЛУ, аккумулятора и триггеров для хранения признаков операций (флагов):
– ZF – флаг нулевого результата;
- CF – флаг переноса.
В ЦВУ будет использоваться гарвардская архитектура с раздельными адресными пространствами памяти программ и данных. Для обмена данными между ОЗУ, банком регистров и операционным автоматом, а также передачи кода операции из ПЗУ программ в регистр команд будут использоваться раздельные шины данных. Для передачи адресов ячеек памяти программ и данных, а также адресов регистров будут использоваться раздельные шины адресов. Устройство управления реализуем в виде автомата Мура.
Схема ЦВУ, построенная в соответствии с принятыми решениями, приведена в приложении А. Адрес PC[7..0] выбираемой из ПЗУ команды определяется содержимым программного счетчика PCtr. Четыре старших разряда считанного слова DROM[11..8] загружаются в регистр команд IR и представляют код текущей операции Cop[3..0]. Разряды Cop[3..1] кода операции анализируется управляющим автоматом Co. Управляющий автомат формирует последовательность наборов микроприказов y1..y5, необходимых для выполнения текущей операции и подготовки к выборке следующей операции.
Восемь младших разрядов слова DROM[7..0] в командах с прямой адресацией определяют адрес ячейки памяти данных. В командах с регистровой адресацией адрес регистра определяется разрядами DROM[1..0].
Восемь младших разрядов слова DROM[7..0] в команде перехода JMP определяют адрес точки перехода.
Для устранения состязаний сигналов в ЦВУ использована двухфазная синхронизация:
- синхроимпульсы Clk от внешнего генератора поступают на синхровходы всех функциональных узлов, кроме управляющего автомата Co;
- синхронизация управляющего автомата Co выполняется инвертированной импульсной последовательностью!Clk.
Для инициализации ЦВУ используется сигнал Rst, который сбрасывает программный счетчик и переводит в состояние инициализации управляющий автомат.