RS-триггер синхронный (тактируемый)

В отличие от рассмотренных простейших RS- триг. синхронный триггер, кроме R и S входов, имеет отдельный вход C, сигнал на котором обеспечивает переключение триггера в новое состояние.

 

 

Триггер меняет свое состояние в момент передачи синхроимпульса на вход C, а новое состояние триггера задается сигналами на входах R, S.

При C=0 обеспечивается режим хранения.

C=1 {запись 1 при S=1, R=0} {запись 0 при S=0, R=1} C=S=R=1 – запрет

Отсутствие инверсии записываемых сигналов по входу S объясняется двойной инверсией сигналов вх-й цепи.

Преимущество синх-го RS-триггера:

Исключается ненадежная работа (соревнование сигналов), т.к. переключения триггера происходит не при смене сигналов S и R, а при подаче третьего (одного) сигнала C.

№38. D-триггер. Структура, принцип действия, обеспечение счетного режима, применение.

В синхронных триггерах помимо информационных входов предус­матривается синхронизирующий вход С. Подача импульса на этот вход переключает триггер в состояние, зависящее от сигналов на инфор­мационных входах. Самым простым из синхронных триггеров является D-триггер, который имеет один информационный вход D. В его схеме (рисунок 3.3,а) по сравнению с предыдущей введены ЛЭ D1 и D2. Так как вход С соединен с обоими ЛЭ D1 и D2, то при С=0 наих выходах образуются единичные сигналы q₁ = q₂ = 1, которые обеспечивают режим хранения для RS-триггера на ЛЭ D3 и D4 (таблица 3.4).

При подаче на вход С тактового импульса (С=1) на выходах ЛЭ D1 и D2 появляются сигналы противоположных уровней и для триггера создается режим записи. Сигнал со входа D переписывается без из­менения уровня на выход триггера, что объясняется двойной инвер­сией сигнала в ЛЭ D1 и D3 ().

В типовых D-триггерах на ИС предусматриваются также дополни­тельные входы R и S для установки исходного состояния триггера, которые должны иметь сигналы S=R=1 при записи по входу C (рисунок 3.3,б).

 

Синхронные триггеры имеют высокую помехоустойчивость и надеж­ность работы, так как переключаются импульсом по одному входу С, что исключает "состязание" сигналов.

Возможна работа D-триггера в счетном режиме за счет внешней цепи ОС с выхода на вход D.

№39. JK-триггер. Структура, принцип действия, таблица состояний.

 

 

J	K		Режим
			Хранение
			Запись 0
			Запись 1
			Счетный

 

В счетном режиме с приходом каждого синхроимпульса (тактового), триггер меняет свое состояние на противоположное. Этот режим обеспечивается при сигналах J=K=1.

Таблица состояния должна содержать 32 рабочие строки, но рассмотрим ТС влияния только 2-х сигналов, т.к. сигналы S и R обладают приоритетным достоинством, при установке исх-го состояния триггера (как у RS-триггера на ЛЭ И-НЕ).

Кроме того, учитывая переключение триггера при записи информации осущ-ся только после подачи синхроимпульса на вход C.

В режиме записи “0” и “1”, при C=1 повторная подача синхроимпульса не меняет состояние триггера.

JK-информационные входы.

 

Преимущества JK-триггера:

1) высокая помехоустойчивость и надеж­ность работы (отсутствие ложных промежуточных состояний).

2) широкие ф-ные возможности

 

№40. Двоичные счетчики импульсов с последовательным переносом.

Счетчики используются для подсчета числа импульсов, поступающих на вход, и выдачи информации об их количестве в двоичном коде. Как и регистры, счетчики строятся на основе триггеров. Простейшим является суммирующий счетчик импульсов с последовательным переносом, в котором счетные триггеры соединены последовательно.

Каждый входной импульс увеличивает число, записанное в счетчике на единицу. Для приведения триггеров в исходное нулевое состояние все входы R объединены в шину сброса.

Емкость счетчика, характеризующая максимальное число импульсов до переполнения всех разрядов, определяется коэффициентом пересчета Кп, зависящим от числа n триггеров Kп=2n-1.

Недостатками счетчика с последовательным переносом является сравнительно малое быстродействие и возможность появления ложных сигналов на выходах. Эти недостатки устраняются в счетчиках с параллельным переносом (синхронных), в которых триггеры переключаются одновременно за счет объединения всех счетных входов.

 

В исходном состоянии все триггеры устанавливаются в ноль. В этом случае на прямых выводах всех триггеров устанавливается «ноль», а на инверсных – «единица».

При поступлении импульса счета первый разряд подготовится к переключению и после окончания импульса перейдет в состояние Q = 1. Сигнал единица подается на вход второго триггера. После окончания действия второго счетного импульса на вход второго триггера поступит отрицательный перепад напряжения, так как первый триггер из состояния Q1=1 перейдет в состояние ноль.

Этот перепад напряжения вызовет изменение состояния второго триггера из нуля в единицу и на его выходе, а следовательно, на входе третьего триггера будет высокий потенциал. Сигнал Q2=1 подготавливает срабатывание третьего триггера. При поступлении семи импульсов установится состояние Q1=Q2=Q3=1, а восьмой импульс последовательно переключит все эти триггеры в состояние ноль и схема перейдет в первоначальное состояние.

№41. Двоичные счетчики импульсов с параллельным переносом.

В счетчиках с параллельным переносом счетные импульсы подаются на все разряды одновременно и изменение состояния данного разряда происходит только при определенном состоянии всех предыдущих триггеров. Структурная схема асинхронного счетчика с параллельным переносом показана на рисунке.

Пусть в исходном состоянии в счетчике записан код 000. После первого счетного импульса сигнал Q1 станет равным 1, при этом подготовится к срабатыванию схема совпадения 1. Второй счетный импульс вернет Q1 в исходное состояние и через схему совпадения 1 пройдет на триггер второго разряда. Схема совпадения 2 закрыта, так как Q1=0. Таким образом, после второго счетного импульса установятся состояния Q1=0, Q2=1, Q3=0, Q4=0. После третьего счетного импульса в счетчике будет зафиксирован код 0011. Теперь в состоянии, открытом для прохождения счетных импульсов будут находиться обе схемы совпадения. В результате четвертый импульс поступит на все три разряда и установит счетчик в состояние 0100, и так далее.

Реверсивный счетчик осуществляет счет сигналов как в режиме сложения, так и в режиме вычитания. Режим работы счетчика изменяют с помощью схемы управления. В зависимости от требований к схеме управления можно построить реверсивные счетчики двух типов. Первый имеет один счетный и два управляющих входа, а второй - два счетных входа. Для последних не требуются специальные управляющие сигналы.

 

Универсальный синхронный реверсивный счетчик импульсов со входами предустановки К155ИЕ7.

 

Выводы:

«D0-D3» – входы предустановки – позволяют изначально ввести в счетчик нужное число (в двоичном коде). D0 – младший разряд.

«C» – вход для подачи команды записи в счетчик числа со входов D0-D3

«+» - вход прямого счета – при подаче на него импульса, число в счетчике увеличится на единицу

«-» - вход обратного счета– при подаче на него импульса, число в счетчике уменьшится на единицу

«R» - вход сброса – при подаче на него импульса в счетчик будет записан 0

«Q0-Q3» - разрядные выходы. Q0 – младший разряд.

«B» («<=0») – выход заема. Когда на счетчике в режиме обратного счета появляется 0, на этом выходе появляется сигнал низкого уровня

«P» («>=15») – выход переноса – когда на счетчике в режиме прямого счета появляется 15, на этом выводе появляется сигнал низкого уровня.

№42. Способы построения делителей частоты.

Делители строятся на основе счетчиков импульсов: первый триггер делит частоту на два, второй - на четыре, ит.д. Максимальный коэффициент деления счетчика из n триггеров можно при этом найти как ; при этом выходной сигнал делителя снимается с триггера старшего разряда.

 

Для получения коэффициента деления не кратного 2 существует три способа:

1) Введением емкостно-резистивной ОС, уменьшающим число состояний счетчика до нужного. Это, мягко говоря, не лучший способ, поскольку параметры цепи ОС никак не рассчитываются, а подбираются опытным путем. Нужный коэффициент деления можно получить промучившись 10 минут, а можно и за три дня ничего не добиться. Есть несколько микросхем, реализующих этот способ: К155ИЕ2: Кд=2;5;10

2) С помощью введения внешнего ЛЭ, который обнулит триггер при достижении заданного числа

импульсов.

Длительность выходного импульса в этом случае определяется суммой задержек распространения сигналов. И временем реакции триггеров. На каждые 6 входных импульсов будет появляться по одному выходному.

3) С использованием счетчика импульсов имеющего входы предустановки и работающего в режиме обратного счета. (самый рульный способ) Выходной сигнал при этом снимается с выхода займа («В» или «<=0»). Для циклической перезаписи вводится цепь ОС с выхода счетчика на вход.

№43. Делитель частоты на основе вычитающего счетчика импульсов.

Схема работает следующим образом: Коэффициент деления определяется двоичным кодом на выводах D0-D3 счетчика (в данном примере Kд=16). Перед началом работы необходимо кнопкой SB1 записать в счетчик число, соответствующее коэффициенту деления. Диод VD1 не позволит выходу счетчика соединиться с общим проводом при нажатии на SB1. Импульсы, поступающие на вход «-» счетчика будут уменьшать записанное в нем число до тех пор, пока оно не станет равным нулю. Когда это произойдет на выходе «В» счетчика (иногда его называют «<=0») появится сигнал низкого уровня, который, пройдя через диод VD1 на вход «С», вновь запишет в счетчик число, определяемое состоянием выводов D0-D3 (получим абсолютно тот же эффект, что и при нажатии на SB1). Цикл счета на этом начинается заново.

№44. Параллельный регистр.

Назначение регистров - хранение и преобразование многоразрядных двоичных чисел. Элементами схемы регистров являются синхронные триггеры D-типа или JK-типа, число которых определяет разрядность регистра. Наиболее простым из них является параллельный регистр памяти на D-триггерах, объединенных по тактовому входу С.

Схема осуществляет перезапись двоичного числа со входов D₁, D₂,.. D_n на выходы Q₁, Q₂,.. Q_n при поступлении тактового импульса (С=1). После окончания импульса (С=1) регистр хранит ин­формацию и не реагирует на изменение сигналов на входах D_n до поступления следующего импульса на вход С.

В типовых регистрах на ИС помимо входов D_n и С имеется вход сброса R для установки нуля на выходах регистра

№45. Последовательный регистр (регистр сдвига).

Этот регистр применяемся для пре­образования последовательного кода в параллельный. В схеме регистра могут использоваться двухступенчатые D-триггеры, переклю­чаемые срезом входного импульса. Выход каждого, триггера соединен с D-входом последующего, а входы синхронизации соединены между со­бой по аналогии с параллельным регистром. Каждый тактовый импульс на входе С переводит триггер в состояние, в ко­тором находился предыдущий триггер. Таким образом, информация вве­денная по первому входу D продвигается с каждым тактовым импуль­сом по схеме вправо поразрядно. При подаче каждого тактового импульса, число, записанное в триггере, сдвигается на один разряд вправо. Вход D первого триггера служит для приема инфы в виде последовательного кода.

Для записи числа в последовательный регистр необходимо однов­ременно с тактовыми импульсами С подавать поразрядно на вход D двоичный код этого числа, начиная се старшего разряда. В качестве примера показаны диаграммы сигналов при вводе числа А = 13 (код 1101). Число импульсов на входе С должно соответствовать числу записываемых разрядов. Ввод двоичного числа начинается со старшего разряда. Перед вводом регистр необходимо обнулить подачей импульса на вход R.

При выводе числа в последовательном коде, выходной сигнал снимается с выхода последнего триггера (старшего разряда). Для этого на синхровход подается число импульсов, на единицу меньшее количества выводимых разрядов.

 

Существуют также кольцевые регистры сдвига. Это замкнутые в кольцо последовательные регистры, у которых выход триггера старшего разряда соединен с D-входом триггера младшего разряда. После предварительной записи, одной или нескольких кодовых единиц они будут циркулировать по разрядным триггерам под воздействием тактовых импульсов на входе С.

№ 46. Мультиплексор.

Назначение мультиплексора (VE{) – коммутировать в нужной последовательности сигналы с нескольких входов на один выход. Мультиплексор – это бесконтактный переключатель с цифровым управлением.

Мультиплексор имеет три группы выводов: V - вход разрешения работы; D₀-D_n – информационные входы; A-Z – адресные входы (А – младший разряд); F – выход.

Принцип действия.

К выходу F подключается тот информационный вход D_i, номер которого задан двоичным кодом на адресных входах А,В,С…, при условии наличия разрешающего сигнала на входе V. Связь между числом информационных входов n и адресных входов m определяется выражением: ; или ;

На практике выпускаются мультиплексоры следующих типов: 2:1, 4:1, 8:1, 16:1.

Существует возможность наращивать разрядность мультиплексора, последовательно соединяя типовые MUX, и используя вход разрешения.

 

Обозначение и логическая функция.(на примере 4:1)

Как видно из логической функции, для реализации этого устройства на логических элементах, понадобится следующий их набор: 1*4ИЛИ, 4*3И, 2*НЕ, 1*2И.

 

Мультиплескоры, выполненные по технологии КМОП, работают по другому принципу: в цепях информационных сигналов используются двунаправленные ключи, которые управляются дешифратором адресных сигналов. Это говорит о том, что КМОП-мультиплексоры могут коммутировать не только цифровые, но и аналоговые сигналы.

№47. Демультиплексор.

Демультиплексор (DMX), по выполняемым функциям, противоположен мультиплексору. Рассмотрим работу и обозначение на примере демультиплексора вида 1:8. Сигнал с одного информационного входа Х подается на нужный выход F0-F7. Выбор выхода, на который будет подан сигнал, осуществляется двоичным кодом на адресных входах А,В,С, соответствующим номеру нужного выхода. Демультиплексор выполняет свои функции при наличии разрешающего сигнала на входе V.

Связь между числом входов m и выходов n определяется выражением:

Логическая функция такого мультиплексора имеет следующий вид:

№48. Одноразрядный сумматор.

В цифровых устройствах основной операцией является сложение. Вычитание – это тоже сложение, которое проводится в дополнительном коде, а умножение и деление – это последовательное сложение и вычитание.

В зависимости от способа ввода двоичных чисел, сумматоры бывают последовательными и параллельными.

Последовательные складывают числа поразрядно, последовательно во времени, начиная с младшего разряда. Параллельные ведут одновременное сложение всех разрядов слагаемых. И те и другие строятся на основе одноразрядных суммирующих элементов.

Принцип суммирования одноразрядных двоичных чисел.

Для суммирования одноразрядных двоичных чисел, нужно сложить их разряды. В случае переполнения разряда появляется старший единичный разряд. Результат сложения можно представить в виде:

Полусумматор.

Это суммирующий элемент в котором имеются два входа для слагаемых А и В и два выхода S-сумма и P-перенос.

Схема полусумматора на логических элементах.

Результат суммирования можно получить, используя типовой ЛЭ «XOR» (исключающее «или»), а результат переноса может дать элемент «И».

№49. Многоразрядный сумматор.

В цифровых устройствах основной операцией является сложение. Вычитание – это тоже сложение, которое проводится в дополнительном коде, а умножение и деление – это последовательное сложение и вычитание.

В зависимости от способа ввода двоичных чисел, сумматоры бывают последовательными и параллельными.

Последовательные складывают числа поразрядно, последовательно во времени, начиная с младшего разряда. Параллельные ведут одновременное сложение всех разрядов слагаемых. И те и другие строятся на основе одноразрядных суммирующих элементов.

 

Принцип суммирования многоразрядных двоичных чисел.

Принцип суммирования точно такой же, как и в десятичной системе. Для сложения многоразрядных двоичных чисел надо, начиная со второго разряда, провести сложение двух слагаемых разрядов A_i и B_i и результата переноса Р_i-1 предыдущего разряда.

 

n-разрядный параллельный сумматор с последовательным переносом.

Здесь число полных сумматоров должно равняться числу разрядов слагаемых. Слагаемые A_i и B_i во всех разрядах складываются параллельно и одновременно, а перенос результата Р_i+1 происходит после окончания операции сложения предыдущих разрядов.

Быстродействие такого устройства будет ограничиваться только задержками переноса.

№50. Формирователи импульсов.

ФИ предназначены для преобразования ненормированного входного сигнала в импульсы с заданными параметрами: длительностью, амплитудой, крутизной фронта и среза.

 

Формирователь коротких импульсов по фронту входного сигнала на основе ЛЭ и RC-элементов.

На конденсаторе С1 после инвертораDD1.1 задерживается на некоторое время «единица», которая, совместно с «единицей» Uвх обеспечивает переключение DD1.2 в «ноль» на время импульса tи, пока конденсатор C1 разряжается до уровня Uпор.

 

Формирователь коротких импульсов по срезу входного сигнала на основе ЛЭ и RC-цепи.

На С1 задерживается «1» после окончания входного сигнала. Эта «единица», совместно с выходным сигналом на выходе DD1.1 обеспечивает переключение в «0» DD1.2. Этот «0» существует, пока С1 не разрядится до Uпор, т.е. в течение времени длительности выходного импульса tи. Длительность импульса зависит от параметров R1 и С1.

 

Формирователь очень коротких импульсов по фронту входного сигнала на основе ЛЭ.

Выходной импульс формируется за счет суммирования задержек срабатывания отдельных логических элементов DD1.1-DD1.4. . В подобной схеме число дополнительных ЛЭ внутри корпуса должно быть нечетным.

 

Формирователь импульсов с запуском от электромеханических контактов.

Контакты кнопок, электромагнитных реле, тумблеров, герконов имеют особенность: в момент замыкания происходит многократное соударение контактных поверхностей за счет упругих свойств пружинящих элементов. Это явление называется «ДРЕБЕЗГ». Оно вызывает появление ложных сигналов в виде серии импульсов, вместо одного. Задача формирователя – обеспечить однократный перепад выходного напряжения после первого замыкания контактов.

Во время дребезга С1 быстро разряжается при первом замыкании SB1 и не успевает заряжаться до Uпор во время дребезга. Для корректной работы устройства необходимо учитывать соотношение >>

Триггер Шмидта.

ТШ является формирователем уровня фронта и среза выходного импульса. Используется для преобразования медленно изменяющегося входного сигнала в прямоугольные импульсы.

Выпускается в виде ИС, совмещенный с функцией ЛЭ «2И-НЕ», например К561ТЛ1, К1564ТЛ2 и много других.

ТШ имеет одно устойчивое состояние и одно неустойчивое, которое поддерживается входным сигналом.