СУММАТОРЫ
Одноразрядный двоичный сумматор.
Из рассмотренного в § 3.2 принципа сложения многоразрядных двоичных чисел следует, что в каждом из разрядов производятся однотипные действий: определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором. Символическое изображение такого сумматора показано на рис. 9.61. а. Он имеет три входа для подачи цифр разрядов слагаемых 
, 
и переноса 
на выходах формируются сумма 
и перенос , предназначенный для передачи в следующий разряд.
рис 9.61
| |
| рис 9.62 | рис 9.63 |
В одноразрядном сумматоре могут предусматриваться входы для подачи как прямых , , , так и инверсных значений 
, 
, входных переменных, а также выходы, на которых формируются инверсные значения выходных переменных. Пример такого одноразрядного сумматора приведен на рис. 9.61,6.
В табл. 9.34 показано функционирование одноразрядного сумматора. Пользуясь этой таблицей истинности, запишем логические выражения для выходных величин и 
в базисе И-ИЛИ-НЕ:
;
На рис. 9.62 приведена схема сумматора, построенного с использованием этих логических выражений.
Многоразрядные двоичные сумматоры
В зависимости от способа ввода кодов слагаемых сумматоры делятся на два типа: последовательного и параллельного действия. В сумматоры первого типа коды чисел вводятся в последовательной форме, т. е. разряд за разрядом (младшим разрядом вперед), в сумматоры (второго типа каждое из слагаемых подается в параллельной форме, т. е. одновременно всеми разрядами.
Сумматор последовательного действия (рис. 9.63).
Состоит из одноразрядного сумматора, выход которого соединен с входом через D-триггер. Изображенные на рисунке сдвиговые регистры не входят непосредственно в схему сумматора, они служат для подачи на входы сумматоров разрядов слагаемых (регистры 
и 
) и приема выдаваемых сумматором разрядов суммы (регистр 
). Операция суммирования во всех разрядах слагаемых осуществляется с помощью одного и того же одноразрядного сумматора. Такое построение сумматора возможно за счет того, что слагаемые поступают в последовательной форме.
С первым тактовым импульсом на входы сумматора поступают из регистров 
и 
цифры первого разряда слагаемых 
и 
, из D-триггера на вход подается лог. 0. Суммируя поданные на входы цифры, одноразрядный сумматор формирует первый разряд суммы 
, выдаваемый на вход регистра , и перенос 
, принимаемый в D-триггер. Второй тактовый импульс осуществляет в регистрах сдвиг на один разряд вправо; при этом на входы одноразрядного сумматора подаются цифры второго разряда слагаемых 
, 
и перенос , получающаяся цифра второго разряда суммы вдвигается в регистр , перенос 
принимается в триггер и т. д.
Очевидное достоинство сумматора последовательного действия заключается в малом объеме оборудования, требуемого для его построения. Однако связанная с этим необходимость в последовательной обработке разрядов приводит к низкому быстродействию.
Сумматор параллельного действия. Состоит из отдельных разрядов, каждый из которых содержит одноразрядный сумматор (рис. 9.64).
При подаче слагаемых цифры их разрядов поступают на соответствующие одноразрядные сумматоры. Каждый из одноразрядных сумматоров формирует на своих выходах цифру соответствующего разряда суммы и перенос, передаваемый на вход одноразрядного сумматора следующего (более старшего) разряда.