Для выполнения задания 4 требуется составить схему цифрового последовательного устройства –суммирующего счетчика импульсов обеспечивающего микрооперацию изменения хранимого выходного кода на единицу при подаче на вход каждого следующего импульса. По существу простейший счетчик состоит из ряда соединенных последовательно триггеров, число которых равно числу разрядов максимального двоичного кода хранимого счетчиком. Основной параметр счетчика коэффициент или модуль счета. Это максимальное количество импульсов подсчитанное счетчиком. Для определения разрядности схемы счетчика т.е количество триггеров, необходимо перевести коэффициент счета заданный в десятичной форме в двоичную форму. Примеры составления схем счетчиков по заданию приведены в рекомендуемой литературе [5] подраздел 3.5.2.
Таблица 2.3 – Теоремы Булевой логики и их доказательство в виде релейных схем
Содержание контрольных заданий
Задание №1
Число из десятичной системы счисления перевести в двоичную, восьмеричную и шестнадцатеричную, показать процесс перевода, выполнить проверку. Числа по вариантам приведены в таблице 1
Таблица 1 – Исходные данные для задания №1
| № варианта | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| Десятичное число | ||||||||||
| № варианта | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| Десятичное число |
Задание №2
По заданной таблице состояний для трех переменных Х1, Х2, Х3 и функции Y:
- составить логическое выражение:
- схемы на логических и релейных элементах;
- минимизацию выражения;
- реализовать схемы после минимизации;
- выполнить проверку по таблице истинности.
Таблица 2 – Исходные данные для задания №2
| Переменные | Значения функции Y по вариантам | |||||||||||
| Х1 | Х2 | Х3 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| Переменные | Значения функции Y по вариантам | |||||||||||
| Х1 | Х2 | Х3 | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |
Задание 3
Описать назначение устройства, привести схему соединений элементов, принцип действия, таблицу истинности, временную диаграмму, условное графическое обозначение микросхемы устройства, назначение её входов и выходов.
Таблица 3 – Исходные данные для задания №3
| № варианта | Наименование устройства |
| Асинхронный триггер с обратными входами | |
| Вычитающий счетчик на 15 импульсов на Т-триггерах с прямым динамическим входом | |
| Синхронный RS- триггер с прямым динамическим входом | |
| Параллельный 6-ти разрядный регистр | |
| JK –триггер | |
| Синхронный D –триггер с обратным динамическим входом | |
| Т-триггер с прямым динамическим входом | |
| Мультиплексор с 16 входами | |
| Четырехразрядный сумматор | |
| Синхронный RS- триггер с обратным динамическим входом | |
| Реверсивный четырехразрядный счетчик | |
| Т-триггер с обратным динамическим входом | |
| 16 разрядный дешифратор-демультиплексор | |
| Регистр сдвига | |
| Демультиплектор с 16 выходами | |
| Мультиплексор с 10 входами | |
| Демультиплектор с 10 выходами | |
| Четырехразрядный дешифратор | |
| Вычитающий пятиразрядный счетчик на Т-триггерах с обратным динамическим входом | |
| Цифровой четырехразрядный компаратор |
Задание 4
Составить схему суммирующего счетчика с заданным коэффициентом счета, описать его назначение и принцип действия, составить таблицу истинности и временную диаграмму.
Таблица 4 – Исходные данные для задания №4
| № варианта | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 |
| Коэффициент счета | ||||||||||
| № варианта | 11 | 12 | 13 | 14 | 15 | 16 | 17 | 18 | 19 | 20 |
| Коэффициент счета |
Задание 5
Ответить на теоретический вопрос
Таблица 5 – Исходные данные для задания №5
| № варианта | Наименование устройства |
| Шинная архитектура ЭВМ.. Назначение основных блоков и шин | |
| Общая структура персонального компьютера. Назначение блоков. | |
| Структура и функции центрального устройства ЭВМ. | |
| Система команд микропроцессора. Основные типы | |
| Логическая структура микропроцессора | |
| Аппаратная реализация ОЗУ | |
| Система команд реального режима процессоров i80*86 | |
| Арифметические операции в процессоре i80*86 | |
| Интерфейсы. Определение Классификация. Краткая характеристика основных типов | |
| Принцип построения динамической памяти (DRAM) |