Двухступенчатые триггеры




Рассмотренные синхронные триггеры являются одноступенчатыми. Условное обозначение одноступенчатых триггеров отображается символом T. Устойчивая работа таких триггеров в схемах с передачей информации между триггерами возможна только при условии, что перевод триггера в новое состояние осуществляется после завершения передачи информации о прежнем его состоянии в следующий за ним триггер или иное цифровое устройство. Это достигается раздельной подачей синхросигналов на соответствующие триггеры.

Техническим решением, обеспечивающим сокращение числа тактовых импульсов в цепях управления цифровыми устройствами является применение двухступенчатых триггеров, позволяющих в одном и том же такте производить съем информации и запись новой. Т. е. двухступенчатый триггер состоит из двух одноступенчатых. В начале информация записывается в первый (управляющий) триггер, а затем переписывается во второй (управляемый или ведомый). Такой принцип построения триггеров иногда называют MS-принципом (от англ. master-slave, что буквально означает хозяин-раб), а сам триггер такой триггер называют MS-триггером. В качестве иллюстрации на рис. 3.27 приведена схема двухступенчатого R-S-триггера и его условное обозначение.

Рис. 3.27

Схема двухступенчатого R-S-триггера (а) и его условное обозначение (б)

На рис. 3.28 приведена схема наиболее распространенного двухступенчатого J-K-триггера.

а)

б)

Рис. 3.28

Схема двухступенчатого J-K-триггера (а) и его условное обозначение (б)

Синтез двухступенчатых триггеров.

Как следует из закона функционирования двухступенчатых триггеров, их синтез определяется синтезом соответствующего одноступенчатого триггера в заданном элементном базисе, синтезом управляемого триггера, представляющего собой как правило обычный асинхронный триггер, и синтезом схемы связи. В общем виде алгоритм синтеза двухступенчатого триггера может быть представлен в реализации следующих пунктов:

1. Для определенной элементной базы синтезируется соответствующий триггер (управляющий);

2. В заданном элементном базисе синтезируется управляемый триггер. (Обычно управляемый и управляющий триггеры синтезируются в одном и том же элементном базисе);

3. Через элементы связи (схему связи) осуществляется коммутация выходов управляющего триггера со входами управляемого триггера.

Пример: Синтезировать двухступенчатый D-триггер в базисе элементов И -НЕ.

В соответствии с алгоритмом синтеза получаем следующую схему:

Рис. 3.29

Схема двухступенчатого D-триггера (а) и его условное обозначение (б)

 

Универсальные триггеры

Триггеры, которые могут работать в различных режимах, называются универсальными. Наиболее популярны как универсальные триггеры это D-триггеры и J-K-триггеры. Пусть, например, имеем следующее включение D-триггера:

 

Как известно, характеристическое уравнение D-триггера имеет вид: .

Для данной схемы имеем: , и тогда получаем: , а это есть уравнение счетного триггера. Таким образом, чтобы получить счетный триггер из D-триггера необходимо закоротить D-вход и инверсный выход. Установку триггера в определенное состояние можно осуществлять по установочным входам R и S (асинхронно).

Для J-K-триггера наиболее широко применяются схемы включения:

1. Счетный режим. Действительно: т.к. характеристическое уравнение J-K-триггера имеет вид:

, то согласно приведенной схеме включения () имеем: , т.е. получили уравнение счетного триггера.

 

2. D-триггер. Приняв получаем следующее уравнение:

, т.е. имеем характеристическое уравнение D-триггера.

3. R-S-триггер. Согласно определению J-K-триггера (точнее закону его функционирования) J-K-триггер может работать и как R-S-триггер, причем как асинхронный (по установочным входам) и как синхронный.

Наряду с триггерами, тактируемыми импульсами (потенциальное управление) широко применяются триггеры с динамическим управлением, тактируемые фронтом синхроимпульса, и которые используют специальную схемотехнику. Прием информации происходит в момент смены уровней сигнала на синхронизирующем входе. Но это уже другая тема.

 


Литература.

  1. С.Д. Шапорев. Математическая логика. Санкт-Петербкрг, «БХВ-Петербург», 2007 г.
  2. Лихтарников Л.М., Сукачева Т.Г. Математическая логика. СПб., Лань, 1998 г.
  3. И.А. Палий. Дискретная математика. Курс лекций. М., ЭКСМО, 2008 г.
  4. Новиков Ф.А. Дискретная математика для программистов. СПб., Питер, 2002 г.
  5. Хаггарти Р. Дискретная математика для программистов. М., Техносфера, 2004 г.
  6. А.Я. Савельев. Прикладная теория цифровых автоматов. М., В.ш., 1987 г.
  7. Алексеев В.В. Арифметические и логические основы ЭВМ. Уч. метод.пособие, СарФТИ, 1997 г.

 

 


Содержание.

 

    Стр.
  Логические основы цифровых устройств  
  Конечные цифровые автоматы  
  Глава 1. Функции алгебры логики и их основные свойства  
1.1 Основные определения  
1.2 Элементарные функции алгебры логики  
1.3 Свойства элементарных ФАЛ  
1.4 Аналитическое представление ФАЛ  
1.5 Совершенные нормальные формы  
1.6 Основные классы ФАЛ  
1.7 Полные системы функций  
  Глава 2. Минимизация ФАЛ  
2.1 Числовой и геометрическое представления ФАЛ  
2.2 Метод неопределенных коэффициентов  
2.3 Метод Квайна  
2.4 Метод Квайна-Мак-Класки  
2.5 Метод минимизирующих карт  
2.6 Минимизация не полностью определенных функций  
  Глава 3 Приложения алгебры логики  
3.1 Логические элементы и их применение  
3.2 Триггеры  
  Литература  

 



Поделиться:




Поиск по сайту

©2015-2024 poisk-ru.ru
Все права принадлежать их авторам. Данный сайт не претендует на авторства, а предоставляет бесплатное использование.
Дата создания страницы: 2016-02-16 Нарушение авторских прав и Нарушение персональных данных


Поиск по сайту: