Типы оперативной памяти
Статическая оперативная память
В статической памяти элементы (ячейки) построены на различных вариантах триггеров — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов.
После записи бита в такую ячейку, она может пребывать в этом состоянии сколько угодно долго - необходимо только наличие питания. При обращении к микросхеме статической памяти на нее подается: полный адрес, который при помощи внутреннего дешифратора преобразуется в сигналы выборки конкретных ячеек. Ячейки статической памяти имеют малое время срабатывания (единицы-десятки наносекунд), однако микросхемы на их основе имеют низкую удельную плотность данных (порядка единиц Мбит на корпус) и высокое энергопотребление.
Устройство триггера
RS-триггер – устройство на основе элементов ИЛИ-НЕ:
RS-триггер «запоминает», на какой его вход подавался сигнал, соответствующий единице, в последний раз. Если сигнал был подан на S-вход, то триггер на выходе постоянно «сообщает», что хранит единицу. Если сигнал, соответствующий единице, подан на R-вход, то триггер на выходе имеет 0. Не смотря на то, что триггер имеет два выхода, имеется в виду выход Q. (Q с чертой всегда имеет противоположное Q значение.)
Другими словами, вход S (set) отвечает за установку триггера в 1, а вход R (reset) – за установку триггера в 0. Установка производится сигналом, с высоким напряжением (соответствует единице). Просто все зависит от того, на какой вход он подается.
Большую часть времени на входы подается сигнал равный 0 (низкое напряжение). При этом триггер сохраняет свое прежнее состояние.
|
|
Как триггер сохраняет состояние? Допустим, триггер выдает на выходе Q логический 0. Тогда судя по схеме, этот 0 возвращается также и в верхний вентиль, где инвертируется (получается 1) и уже в этом виде передается нижнему вентилю. Тот в свою очередь снова инвертирует сигнал (получается 0), который и имеется на выходе Q. Состояние триггера сохраняется, он хранит 0.
Теперь, допустим, был подан единичный сигнал на вход S. Теперь в верхний вентиль входят два сигнала: 1 от S и 0 от Q. Поскольку вентиль вида ИЛИ-НЕ, то на выходе из него получается 0. Ноль идет на нижний вентиль, там инвертируется (получается 1). Сигнал на выходе Q становится соответствующим 1.
Статическую память делят на синхронную и асинхронную.
Асинхронная статическая память (Asynchronous SRAM, Async SRAM), она же обычная, или стандартная, подразумевается под термином SRAM по умолчанию, когда тип памяти не указан (до некоторых пор ему действительно не было альтернативы).
Синхронная статическая память (Sync Burst SRAM), оптимизированная под выполнение пакетных операций обмена, свойственных работе кэш-памяти. Синхронная статическая память выполняет все операции одновременно с тактовыми сигналами, в результате чего время доступа к ячейке укладывается в один такт. В ее структуру введен внутренний двухбитный счетчик адреса. В дополнение к сигналам, используемым асинхронной памятью, синхронная память использует сигнал для синхронизации работы с системной шиной и сигналы управления пакетным циклом.
Конвейерно-пакетная статическая память (Pipelined Burst SRAM, РВ SRAM) — усовершенствование синхронной памяти. Конвейером является дополнительный внутренний регистр данных, который, требуя дополнительного такта в первой пересылке цикла, позволяет остальные данные получать без тактов ожидания даже на частотах выше 75 МГц.
|
|
Преимущества SRAM
1. Быстрый доступ. SRAM — это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.
2. Простая схемотехника — SRAM не требуются сложные контроллеры.
3. Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.
4. Низкое энергопотребление.
Недостатки SRAM
1. Невысокая плотность записи.
2. Высокая стоимость килобайта памяти.
В современных компьютерах SRAM используется как кэш второго уровня и имеет сравнительно небольшой объем (обычно 128...1024 Кб). В кэше она используется именно потому, что к нему предъявляются очень серьезные требования в плане надежности и производительности. Основную же память компьютера составляют микросхемы динамической памяти.
Динамическая оперативная память
Физически, медленная, но дешёвая память DRAM изготавливается на основе конденсаторов небольшой ёмкости, которые быстро теряют заряд, поэтому информацию приходится обновлять через определённые промежутки времени во избежание потерь данных. Этот процесс называется регенерацией памяти. На протяжении времени, называемого шагом регенерации, в DRAM перезаписывается целая строка ячеек, и через 8–64 мс обновляются все строки памяти. Ячейки динамической памяти занимают гораздо меньшую площадь, нежели триггеры.
|
|
Процесс регенерации памяти в классическом варианте существенно тормозит работу системы, поскольку в это время обмен данными с памятью невозможен. Регенерация, основанная на обычном переборе строк, в современных типах DRAM не применяется. Существует несколько более экономичных вариантов этого процесса — расширенный, пакетный, распределённый; наиболее экономичной является скрытая (теневая) регенерация.
Управление памятью реализуется специальным контроллером, установленным на материнской плате или на кристалле центрального процессора. Контроллер памяти — цифровая схема, управляющая потоком данных к и от оперативной памяти. Может представлять собой отдельную микросхему или быть интегрирована в более сложную микросхему, например, северный мост, микропроцессор или систему на кристалле. Контроллер памяти содержит логические цепи, необходимые для проведения операций чтения и записи в DRAM, а также для обновления хранимых в DRAM данных. Без периодических обновлений чипы памяти DRAM теряют информацию, так как разряжаются токами утечки конденсаторы, хранящие биты. Типичное время надежного хранения информации составляет доли секунды, но не менее 64 миллисекунд. На более длительных периодах времени информация сохраняется лишь частично.