Задача конструирования матричных БИС состоит в переходе от заданной логической схемы к ее физической реализации на основе БМК. При этом исходные данные представляют собой описание логической схемы на уровне библиотечных логических элементов, требования к его функционированию, описание конструкции БМК и библиотечных элементов, а также технологические ограничения. Требуется получить конструкторскую документацию для изготовления работоспособной матричной БИС. Важной характеристикой любой электронной аппаратуры является плотность монтажа. При проектировании матричных БИС плотность монтажа определяется исходными данными. При этом возможна ситуация, когда искомый вариант реализации не существует. Тогда выбирается одна из двух альтернатив: либо матричная БИС проектируется на БМК больших размеров, либо часть схемы переносится на другой кристалл, т. е. уменьшается объем проектируемой схемы.
Основным требованием к проекту является 100%-ная реализация соединений схемы, а традиционным критерием, оценивающими проект, суммарная длина соединений. Именно этот показатель связан с такими эксплуатационными параметрами, как надежность, помехоустойчивость, быстродействие. В целом задачи конструирования матричных БИС и печатных плат родственны, что определяется заранее заданной формой элементов и высоким уровнем унификации конструкций. Вместе с тем имеют место следующие отличия:
-элементы матричных БИС имеют более сложную форму (не прямоугольную);
- наличие нескольких вариантов реализации одного и того же типа элемента;
-позиции для размещения элементов группируются в макроячейки;
-элементы могут содержать проходы для транзитных трасс;
-равномерное распределение внешних элементов по всей периферии кристалла;
-ячейка БМК, не занятая элементом, может использоваться для реализации соединений;
-число элементов матричных БИС значительно превышает значение соответствующего параметра печатных плат.
Перечисленные отличия не позволяют непосредственно использовать САПР печатных плат для проектирования матричных БИС. Поэтому в настоящее время используются и разрабатываются новые САПР, предназначенные для проектирования матричных БИС, а также дорабатываются и модернизируются уже действующие САПР печатных плат для решения новых задач. Реализация последнего способа особенно упрощается, когда в системе имеется набор программ для решения задач теории графов, возникающих при конструировании.
Поскольку трассировка соединений на БМК ведется с заданным шагом на дискретном рабочем поле (ДРП), то необходимо, чтобы выводы элементов попадали в клетки ДРП. Однако внешние выводы макроячеек могут располагаться с шагом, не кратным шагу ДРП. В этом случае используется простой прием введения фиктивных контактных площадок, связанных с внутренними частями ячейки. Если трасса к макроячейке не подходит, то область фиктивной площадки остается свободной.
При разработке САПР БИС на БМК необходимо учитывать требования к системам, диктуемые спецификой решаемой задачи. К ним относятся:
1.Реализация сквозного цикла проектирования от схемы до комплектов машинных документов на изготовление, контроль эксплуатацию матричных БИС.
2.Наличие архива данных о разработках, хранимого на долговременных машинных носителях информации.
3.Широкое применение интерактивных режимов на всех этапах проектирования.
4.Обеспечение работы САПР в режиме коллективного пользования. Учитывая большую размерность задачи проектирования, большинство существующих САПР матричных БИС реализовано на высокопроизводительных ЭВМ. Однако в последнее время все больше зарубежных фирм применяет и мини-ЭВМ.
6.4 Основные этапы проектирования
Процесс проектирования матричных БИС традиционно делится на следующие укрупненные этапы:
1.Моделирование функционирования объекта проектирования.
2.Разработка топологии.
3.Контроль результатов проектирования и доработка.
4.Выпуск конструкторской документации.
Рассмотрим каждый шаг в отдельности. Поскольку матричная БИС является не настраиваемым и неремонтоспособным объектом, то необходимо еще на этапе проектирования обеспечить его правильное функционирование. Достижение этой цели возможно двумя способами: созданием макета матричных БИС на основе дискретных элементов и его испытанием и математическим моделированием. Первый способ связан с большими временными и стоимостными затратами. Поэтому макет используется тогда, когда он специально не разрабатывается, а уже существует (например, при переходе от реализации устройств на печатных платах к матричным БИС). Второй способ требует создания эффективной системы моделирования схем большого размера, так как при моделировании необходимо учитывать схемное окружение матричных БИС, которое по числу элементов во много раз больше самой схемы.
Этап разработки топологии связан с решением следующих задач: размещение элементов на БМК, трассировка соединений, корректировка топологии. Иногда в качестве предварительного шага размещения решается специальная задача компоновки (распределения элементов по макроячейкам). В этом случае возможны различные методы решения задачи размещения. Первый метод состоит в том, чтобы после компоновки размещать группы элементов, соответствующих макроячейкам, а затем размещать элементы внутри каждой макроячейки. При этом критерий оптимальности компоновки включает составляющие, определяемые плотностью заполнения макроячеек и связностью элементов макроячейки. Достоинствами этого метода являются сокращение размерности задачи размещения и сведение исходной задачи к традиционным задачам компоновки и размещения. Возможность применения традиционных методов компоновки предопределяется тем, что условие существования реализации группы элементов в макроячейке для получивших распространение БМК легко выражается через суммарную площадь элементов и отношение совместимости пар элементов. Отметим, что, так как расположение элементов внутри макроячеек существенно влияет на условия трассировки соединений между макроячейками, рассмотренный метод решения задачи размещения для некоторых типов БМК может давать сравнительно низкие результаты.
Другой метод размещения состоит в распределении элементов по макроячейкам с учетом координат макроячеек. В этом случае в ходе компоновки определяются координаты элементов с точностью до размеров макроячеек и появляется возможность учета положения транзитных трасс. Для матричных схем небольшой степени интеграции (до 1000 элементов на кристалле) применяются модификации традиционных алгоритмов размещения и трассировки. Для СБИС на БМК необходима разработка специальных методов.
Задача корректировки топологии возникает в связи с тем, что существующие алгоритмы размещения и трассировки могут не найти полную реализацию объекта проектирования на БМК. Возможна ситуация, когда алгоритм не находит размещение всех элементов на кристалле, хотя суммарная площадь элементов меньше площади ячеек на кристалле. Это положение может быть обусловлено как сложностью формы элементов, так и необходимостью выделения ячеек для реализации транзитных трасс. Задача определения минимального числа макроячеек для размещения элементов сложной формы представляет собой известную задачу покрытия.
Возможность отсутствия полной трассировки обусловлена эвристическим характером применяемых алгоритмов. Кроме того, в отличие от печатных плат навесные проводники в матричных БИС запрещены. Поэтому САПР матричных БИС обязательно включает средства корректировки топологии. При этом в процессе корректировки выполняются следующие операции: выделение линии соединяемых фрагментов; изменение положения элементов и трасс с контролем вносимых изменений; автоматическая трассировки указанных соединений; контроль соответствия результатов трассировки исходной схеме. Уже сейчас актуальной является задача перепроектирования любого фрагмента топологии. Для матричных БИС таким фрагментом может быть канал для трассировки, или макроячейка, в которой варьируется размещение элементов и др. Решение последней задачи, помимо реализации функций проектирования с заданными граничными условиями (определяемыми окружением фрагмента), требует разработки аппарата формирования подсхемы, соответствующей выделенному фрагменту.
На этапе контроля проверяется адекватность полученного проекта исходным данным. С этой целью, прежде всего, контролируется соответствие топологии исходной принципиальной (логической) схеме. Необходимость данного вида контроля обусловлена корректировкой топологии, выполненной разработчиком, поскольку этот процесс может сопровождаться внесением ошибок. В настоящее время известны два способа решения рассматриваемой задачи. Первый сводится к восстановлению схемы по топологии и дальнейшему сравнению ее с исходной. Эта задача близка к проверке изоморфизма графов. Однако на практике для ее решения может быть получен приемлемый по трудоемкости алгоритм ввиду существования фиксированного соответствия между некоторыми элементами сравниваемых объектов. Дополнительная сложность данной задачи связана с тем, что в процессе проектирования происходит распределение инвариантных объектов (например, логически эквивалентных выводов элементов), поэтому для логически тождественных схем могут не существовать одинаковые описания и, следовательно, требуются специальные модели, отображающие инвариантные элементы. В общем случае универсальные модели для представления инвариантных элементов не известны, что и явилось одной из причин развития второго способа, согласно которому проводится повторное логическое моделирование восстановленной схемы.
Функционирование спроектированной схемы мотает отличаться от требуемого не только из-за ошибок, внесенных конструктором, но и в результате образования паразитных элементов. Поэтому для более полной оценки работоспособности матричных БИС при восстановлении схемы по топологии желательно вычислять значения параметров паразитных емкостей и сопротивлений и учитывать их при моделировании на логическом и схемотехническом уровнях.
Существуют причины, по которым перечисленные методы контроля не позволяют гарантировать работоспособность матричных БИС. К ним относятся, например, несовершенства моделей и методов моделирования. Поэтому контроль с помощью моделирования дополняется контролем опытного образца. Для этого на этапе проектирования с помощью специальных программ осуществляется генерация тестов для проверки готовых БИС. Отметим, что при проектировании матричных БИС проведение трудоемкого геометрического контроля не требуется, так как трассировка ведется на ДРП, а топология элементов контролируется при их разработке.
Заключительным этапом проектирования матричных БИС является выпуск конструкторской документации, которая содержит информацию (на соответствующих носителях) для управления технологическими станками-автоматами и сопроводительные чертежи и таблицы, состав и содержание которых регламентируются ГОСТами, а оформление, требованиями ЕСКД. Для автоматизированного выпуска графической и текстовой документации обычно разрабатывается входной язык, который позволяет: компактно и наглядно описывать отдельные фрагменты документа; размещать отдельные фрагменты на площади документа;
ЗАКЛЮЧЕНИЕ
Технология сверхбольших интегральных схем определяет прогресс в передовых областях науки и техники и является основой для развития высокотехнологичных отраслей отечественной промышленности. Она имеет широкий спектр применений: от бытовой аппаратуры до специализированных устройств оборонной техники. Мировой рынок интегральных схем практически неисчерпаем, что позволит создавать высокорентабельные ориентированные на экспорт производства
В настоящее время основная часть производимых интегральных схем в мире соответствует минимальным рабочим размерам элементов 0,8-1,0 мкм. Ведущие зарубежные фирмы США, Японии и Южной Кореи имеют заводы, выпускающие высокопроизводительные микропроцессоры и ультра большие схемы памяти с минимальными размерами 0,5 мкм.
В Казахстане имеются пилотные линии для производства кремниевых интегральных схем с минимальными размерами рабочих элементов 0,8-1 мкм. В ближайшее время будет завершено создание производства схем с размерами элементов на уровне 0,5 мкм. Освоение этих линий позволит Казахстану полностью обеспечить внутреннюю потребность кремниевыми схемами отечественного производства сложностью до сотен тысяч транзисторов на кристалле и выйти на мировой рынок.
Создание научно-технического задела в области перспективных технологий и устройств микро и наноэлектроника дает возможность модернизировать производство и расширить объем экспорта отечественных электронных компонентов.
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ
1. Пупышев Алексей Владимирович (проект ''Работай головой'')
2. Фонарев А.А. (''Автоматизированное проектирование СБИС на базовых матричных кристаллах'' Масква 1995 г.)
3. Интернет (Статьи фирмы ‘Altera’, Министерство науки, промышленности и технологий РФ)
4. Ершова Н.Ю., Иващенков О.Н., Курсков С.Ю. (''Микропроцессоры'') Санкт Петербург 2002 г.