С4.5 Проектирование структуры МОПТ

Рис.С4.5. Плоскость проектирования . Компромисс между различными факторами может быть найден внутри области параметров, ограниченной ККЭ, эффектом подложки и толщиной окисла.

В дополнение к ограничению поля в окисле меньший предел толщины окисла устанавливает также прямое квантовомеханическое туннелирование зона-зона (рис.С4.6). Плотность тока затвора резко возрастает, когда становится меньше 2нм. Из рис. С4.6 следует, что плотность туннельного тока при 1нм толщине окисла и напряжении 1В составляет ~ А/см².

Рис. С4.6. Измеренные (точки) и промоделированные (сплошные линии) туннельные токи в МОПТ с тонким окислом и поликремниевым затвором. Пунктир показывает уровень туннельного тока 1А/см².

Пусть . Согласно рис. С4.6 плотность туннельного тока . Площадь затвора . Ток отдельного транзистора . Ток на единицу ширины затвора составляет

.

При сделанном предположении ток затвора отдельного транзистора (3мкА/мкм) все ещё мал по сравнению с типичным током стока (≈1мА/мкм) предшествующего каскада, так что о задержке переключения активного транзистора вряд ли стоит волноваться. Но при рассмотрении
10⁸ транзисторов, у каждого из которых , общая площадь затворов на чипе составляет

.

Наибольший ток утечки (наихудший случай) наблюдается при смещении и − электроны туннелируют из инверсного канала в затвор. Тогда общий ток через затворы . В этом случае при статическая мощность рассеяния всех включенных транзисторов на чипе достигает недопустимого уровня 100Вт.

В приведенном примере не было соблюдено правильное соотношение между длиной канала и толщиной окисла. При использовании приведенного выше критерия , толщина SiO₂ в 1нм требует длины канала ≈20нм. В этом случае имеем: , , , и . Тогда при статическая мощность рассеяния всех включенных транзисторов на чипе составляет всего 4 Вт.

Если использовать high-k диэлектрик затвора, характерная длина может быть сведена к (семинар 1) для очень высоких величин диэлектрической проницаемости, где − толщина изолятора. В этом случае минимальная длина канала может достичь , или 10нм, предполагая туннельное ограничение толщины high-k диэлектрика в 2,5нм. Последняя цифра толщины больше, чем у SiO₂, поскольку высота барьера high-k диэлектрика меньше, чем у SiO₂ (< 3,1эВ).

С4.5.2 Тенденции изменения напряжения питания и порогового напряжения

Для окна проектирования, показанного на рис.С4.5, требуется, чтобы . Это определяет верхнюю границу напряжения питания, гарантирующую отсутствие пробоя окисла, а именно,

. (С4.7)

Для ранней КМОП технологии с толщина окисла была относительно велика (), и . Выражение (С4.7) тогда требует . Это допускает большой простор для проектирования, позволяющий выбрать потребляемую мощность и пороговое напряжения так, чтобы удовлетворить требованиям и подпорогового тока, и параметров, обсужденных ранее. Например, и , как показано на рис.С4.7, на котором представлены история и тенденции изменения напряжения питания, порогового напряжения и толщины окисла в зависимости от длины канала КМОП логических технологий от 1мкм до 20нм.

Для более коротких длин канала должно быть уменьшено. Становится все более и более трудным удовлетворить требования, предъявляемые к параметрам и подпороговому току. К счастью, имеет тенденцию увеличиваться для более тонких окислов, когда длина канала уменьшается. Экспериментально установлено, что для окислов тоньше 3нм величина . Это позволяет масштабировать медленнее, чем длину канала. Выражение (С4.7) в таком случае требует, например, чтобы для КМОП технологии с .

При таком низком напряжении питания необходим компромисс между быстродействием и токами утечки. Уменьшение вызывает экспоненциальный рост (см. (С4.2)). Даже при сохранении того же самого ток растет, так как в выражении (С4.3)[1] увеличивается (растет ), когда прибор масштабируется вниз – проявление немасштабируемости порога. По этой причине и для совместимости со стандартным напряжением питания более ранних поколений схем, общей тенденцией является то, что не уменьшается пропорционально сокращению длины затвора, а не масштабируется пропорционально , как очевидно из рис. С4.7. При требуется для работы при .

В результате немасштабируемости не только возрастает поле с каждым следующим поколением КМОП, проблемы возникают с увеличивающейся плотностью мощности (семинар 3, табл.С3.3). Активная мощность, или мощность переключения, КМОП схемы дается выражением

, (С4.8)

где С – полная эквивалентная емкость, заряжаемая и разряжаемая за один такт, и f – тактовая частота. Компромисс между мощностью и задержкой может быть представлен концептуально в плоскости на рис.С4.8.

Более высокое быстродействие, то есть более короткая задержка, требует более высоких и более низких , которые приводят к неприемлемо высокой активной или пассивной мощности, или их обеих. В зависимости от требований конкретных приложений КМОП технологии могут быть специализированы в некоторой мере выбором необходимых величин напряжений питания и порогового напряжения. Быстродействующие

Рис.С4.8. Компромисс между быстродействием КМОП, активной мощностью и мощностью хранения (пассивной) в плоскости . Быстродействие здесь определяется как обратная величина к задержке.

КМОП (НР − high performance) обычно работают в верхнем левом углу пространства проектирования, движимые туда высокими пределами обеих мощностей. Маломощные КМОП (LSP – low standby power) могут работать при низких напряжениях питания и как только возможно более высоком пороговом напряжении, если пассивная мощность представляет главный интерес. Общая практика в современных КМОП технологиях − реализация различных пороговых напряжений на чипе (мультипороговые напряжения), чтобы обеспечить гибкость проектирования, используя различные типы приборов для различных функций, например, схем памяти или логических схем. Это приводит, конечно, к затратам из-за дополнительной сложности процесса и стоимости.