импульс импульс
| 3Т | 2Т | 3Т | |||||||||||||||||||||||||||||||
| Т |
Данная информация поступает в процессор, функции которого:
1) Принять сигналы ДУ;
2) Выделить биты команды;
3) Определить какой кнопке ДУ соответствует данная команда;
4) Обеспечить выполнение данной команды, управляя и синхронизируя деятельностью всего устройства управления.
Как известно процессор выполняет все действия согласно программе, которая хранится в ПЗУ. Вопросы записи программы в ПЗУ в данном случае рассматриваться не будут. Значит для функционирования процессору необходимо считывать информацию (программу), которая хранится в ПЗУ. Для этого процессор соединен с ПЗУ тремя шинами:
1) Шиной адреса;
2) шиной данных;
3) шиной управления.
Для считывания информации из ПЗУ необходимо выполнить следующие действия:
1) обеспечить стабильность уровней сигналов на адресной шине;
2) подготовить шину данных для приема данных в микропроцессор;
3) после шагов 1 и 2 активировать шину управления чтением из памяти.
Значит микропроцессор обрабатывает сигналы ДУ, согласно программе, которая хранится в ПЗУ.
Так как в процессе выполнения программы будут формироваться данные, которые понадобятся для дальнейшего функционирования схемы устройства управления, то нужно предусмотреть дополнительную область памяти, где эти данные будут храниться и откуда при необходимости будут считываться. Для этого в данной схеме используется ОЗУ.
Отличительной особенностью ОЗУ от ПЗУ является то, что данные из ОЗУ могут не только считываться, но и записываться в ОЗУ.
Для сопряжения микропроцессора и ОЗУ используются те же 3 шины:
1) шина адреса;
2) шина данных;
3) шина управления.
Считывание данных из ОЗУ аналогично считыванию данных из ПЗУ, а для записи необходимо выполнить следующие действия:
1) на адресной шине должен быть активирован адрес памяти (т.е. адрес ячейки, куда записываются данные);
2) на шину данных должны поступить данные из микропроцессора;
3) после осуществления действий 1 и 2 на линию записи в память шины управления должен поступить импульс разрешения записи.
Вывод: Микропроцессор обрабатывает сигналы ДУ и «принимает» решения согласно программе, хранящейся в ПЗУ. Данные, которые появляются в процессе выполнения программы, хранятся в ОЗУ.
Таким образом, на уровне блок-схемы рассмотрены 4 блока устройства управления, их функции и сопряжения между собой.
Более подробное описание организации соединения ДУ и микропроцессора, микропроцессора и ОЗУ, микропроцессора и ПЗУ будет рассмотрено ниже, когда будут выбраны конкретные интегральные схемы микропроцессора, ОЗУ и ПЗУ. Там же будут рассмотрены принципы организации шины адреса, данных и управления.
Для лучшего понимания функционального назначения остальных блоков устройства управления сначала познакомимся с классификацией сигналов, поступающих с ДУ:
1) сигналы ДУ, в соответствии с которыми происходит включение необходимого канала с последующей настройкой на нужную частоту видео, звука и настройкой на соответствующую поляризацию. Если на нужном канале уже произведена настройка на нужную частоту видео и звука и настройка на соответствующую поляризацию, эти данные хранятся в ОЗУ и считываются при включении соответствующего канал.
2) сигналы ДУ, которыми можно управлять часами реального времени с будильником и календарем.
3) сигнал ДУ, которым можно выключить систему в целом.
Значит необходимо, чтобы устройство управления, анализируя сигналы с ДУ согласно программе, хранящейся с ПЗУ, выполняло следующие функции:
1) выдавало аналоговые сигналы в блоке настройки видео, звука и поляризации.
Для этого необходимо обеспечить сопряжение периферийных устройств с шиной данных устройства управления и преобразовать цифровые сигналы в аналоговые. В качестве устройства, выполняющего данные функции, будем использовать программное устройство В/В параллельной информации (содержит 3 выходных канала) и 3 цифро-аналоговых преобразователя. Таким образом, на выходе ЦАП будем иметь аналоговый сигнал пропорциональный коду на входе соответствующего канала. В последствии этот сигнал можно использовать в блоках настройки видео, звука, поляризации.
2) выдавало сигналы в блок индикации для визуального контроля.
Для этого в данном устройстве управления необходимо предусмотреть блок, который будет фиксировать сигналы, поступающие по шине данных в соответствующие моменты времени.
3) обеспечивало организацию часов реального времени с будильником и календарем с последующей подачей сигналов в блок экранной графики и процессор.
Для этого необходимо в устройстве управления использовать таймер, выполняющий данные функции.
4) обеспечить выдачу и прием сигналов в остальные блоки тюнера.
Для этого необходимо предусмотреть блок, согласующий внутреннюю шину данных устройства управления с внешними блоками тюнера в соответствующие моменты времени.
1.2. Описание электрической принципиальной схемы.
1.2.1. Микропроцессор 1821ВМ85.
Изобилие различных типов МП может создать для конструктора настоящую проблему. В этой главе сосредоточено внимание на широко известном МП 182ВМ85 (Intel 8085), который является улучшенным вариантом известного процессора 580ВМ (Intel 8080). Он имеет такую же систему команд, но имеет ряд аппаратурных усовершенствований, упрощающих его применение в конкретных устройствах. Например, для работы МП 580ВМ80 требуется три напряжения питания и два поступающих извне тактовых сигнала с уровнем 12 В и точно выдержанной задержкой между ними. В результате этого появляются большие неудобства при использовании МП 580ВМ80. Хотя более современные МП уже оставили позади МП 1821ВМ85, он пригоден для решения большинства задач и остается популярным из-за своей низкой стоимости и широко распространенного знакомства пользователей с системой команд оригинального МП 580ВМ80.
На рисунке 1 показана структурная схема ЦП 1821ВМ85.
ЦП организован вокруг своей внутренней шины данных, с которой соединены накопитель, арифметико-логическое устройство, регистр кода операций и содержащий 8-битовые и 16-битовые регистры массив регистров.
Хотя ЦП 1821ВМ85 это 8-битовая ЭВМ, 16-битовые регистры нужны для адресации памяти (можно адресовать 65536 ячеек).Микропроцессор содержит устройство управления и синхронизации, которые дирижируют движением сигналов во внутренней шине данных и по внешним линиям управления в соответствии с выходными сигналами дешифратора кода операций. Для него требуется источник питания с напряжением 5 В.
Микропроцессор имеет 18 8-разрядных регистров. Регистры МП имеют следующее назначение:
| Обозначение | Регистр | Содержимое |
| А | аккумулятор | 8 разрядов |
| РС | счетчик команд | 16-разрядный адрес |
| ВС, DЕ, HL | Регистры общего назначения, HL-указатель данных | 6 8-разрядных, 3 16-разрядных |
| SP | указатель стека | 16-разрядный адрес |
| F | регистр флажков | 5 флажков (8 разрядов) |
 | |||
 |
Битовая ШД (внутр.)
 |
|
|
 | |||||
 | |||||
 | |||||
+5В
земля
 |
Х1
Устройство управления и синхронизации
Тактовый Прямой
генератор доступ
Управление Состояние к Сброс
памяти
A8 
А15 AD0 AD7
Х2
 | |||||||||||||||||||||||||
 |  |  | |||||||||||||||||||||||
 | |  | | | | |  | | |||||||||||||||||
Вход Выход
Выход Готовность S0 S1 IO/M сброса сброса
такт.имп. адресный Захват
ключ открыт Подтверждение
захвата
Рисунок 1.
В МП использована мультиплексная шина данных. Адрес передается по двум шинам: старший байт адреса – по шине адреса, а младший байт адреса – по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода/вывода.
ЦП вырабатывает для шины управления сигналы 
, 
, S0, S1 и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5 входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться. Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра.
| Вход прерывания | Адрес памяти |
| 5.5 | 2 С16 |
| 6.5 | 3 L16 |
| 7.5 | 3 C16 |
| TRAP | 2 L16 |
Так как прерывания TRAP не может, быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.
Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет.
Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом:
§ на вход HOLD нужно подать уровень логической «1».
§ Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической «1». Перевод этой линии в состояние логической «1»означает, что МП прекратил управление АШ, ШД и шиной управления.
Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать уровень логического «0». Это необходимо, когда время реакции памяти или устройства ввода/вывода больше, чем время цикла команды.
Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует 244.
Основная последовательность действий при выполнении любой команды такова:
1. Микропроцессор выдает в память адрес, по которому хранится код операции команды.
2. Код операции читается из памяти и вводится в микропроцессор.
3. Команда дешифруется процессором.
4. Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.
Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем: синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.
Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, что соответствует облегченному режиму для МОП памяти.
1.2.2. Адресная шина микропроцессора 1821ВМ85.
В МП 1821МВ85 используется принцип «временного мультиплексирования» функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические состояния выводов AD0 
AD7 МП в моменты, когда они функционально представляют адресные разряды А0 А7. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE – открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому «0». Если информация на выводах AD0 
AD7 (N 12 19), является адресной А0 А7, то ALE переводится в состояние логической «1». При перехода ALE из состояния логической «1» в состояние логического «0» информация на AD0 AD7 должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор. Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0 AD7 МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора. Регистр – это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера. Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.
Для удобства поочередной выдачи данных от таких регистров (буферных накопителей) в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.
Из множества регистров различных серий свой выбор я остановил на регистре серии 1533, т.к. по сравнению с серией 555 они имеют большее быстродействие и меньшее (в 1.5 2 раза) энергопотребление. В свою очередь регистры серии 555 имеют быстродействие аналогичное быстродействию серии 155, но меньшее энергопотребление.
Микросхема 1533UR22 – восьмиразрядный регистр – защелка отображения данных, выходные буферные усилители которого имеют третье Z –состояние. Пока напряжение на входе №11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние.
Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную информацию, поступающую от МП.
Схема включения 1533 UR22.
| ALE |  1
| ОЕ | |||
  11
| РЕ | Q1 | 2 Uп=5В | ||
| 3
| D1 | Q2 | 5 № 10 – ЗЕМЛЯ | |
| 4
| D2 | Q3 | 6 № 20 - Uп | ||
 7
| D3 | Q4 | |||
| К
AD0
| 8
| D4 | Q5 | ||
| AD7 | 13
| D5 | Q6 | ||
| 14
| D6 | Q7 | |||
| 17
| D7 | Q8 | |||
| 18
| D8 |
Таблица истинности.
| Выход триг-гера | Выход | ||||
| Разрешение и считывание из регистра | 
Н
Н
| PE В В | Dn Н В | 
Н
В
| Q0  Q7
Н
В
|
| Защелкивание и считывание из регистра | Н Н | Н Н | «Н» «В» | Н В | Н В |
| Защелкивание в регистр разрыв выходов | В В | Н Н | «Н» «В» | Н В | Z Z |
1.2.3. Шина данных микропроцессора 1821ВМ85.
Шина данных в отличие от шины адреса является двунаправленной. Значит необходимо предусмотреть буфер, который по соответствующим сигналам управления от МП будет пропускать данные как к МП так и от него. В качестве двунаправленного буфера будем использовать микросхему 1533 АП6.
Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два входа разрешения ЕАВ - №1 (переключение направления каналов) и 
- №19 (перевод выхода канала в состояние Z).
Таблица истинности.
|
| ЕАВ | Ап | Вп |
| Н | Н | А  В
| Вход |
| Н | В | Вход | В А
|
| В | х | Z | Z |
В качестве управляющих сигналов будем использовать сигналы 
; EN. Если сигнал подать на вход №1 микросхемы 1533 АП6, то при = «0» направление передачи информации В А
= «1» направление передачи информации А 
В
Подача сигнала EN на вход № 19 микросхемы 1533 АП6, при котором выводы переходят в третье Z состояние, будет рассмотрена ниже.
| 2
| АО |  F
| ||
| 3
| А1 | В0 | 18 Uп=5В | ||
| 4
| А2 | В1 | 17 № 20 – Uп | ||
| 5
| А3 | В2 | 16 № 10 - ЗЕМЛЯ | ||
| 6
| А4 | В3 | |||
| 7
| А5 | В4 | |||
| 8
| А6 | В5 | |||
| 9
| А7 | В6 | |||
| 1
| ЕАВ | В7 | |||
| 19
|
|
1.2.4. Генератор тактовых импульсов
для микропроцессора 1821 ВМ85.
Схема генератора тактовых импульсов микропроцессора 1821ВМ85 содержится в самом микропроцессоре. Достаточно подключить кварцевый резонатор к выводам № 1 и № 2 МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в МП. На рисунке 2 показана схема подключения кварцевого резонатора, в результате чего обеспечивается синхронизация МП 1821ВМ85.
 |
|
 |
1МГц
 | |||
 |
Рисунок 2.
1.2.5. Установка начального состояния
микропроцессора 1821ВМ85.
После включения питания ЦП должен начинать выполнение программы каждый раз с команды, расположенной в ячейке с определенным адресом, а не с какой-либо произвольной ячейке. Для этого нужно выполнить начальную установку МП. Такая начальная установка осуществляется при первом включении МП, а также в любое время, когда потребуется вернуть МП к началу выполнения системной программы, всегда с одной и той же определенной ячейки памяти.
Чтобы выполнить функции начальной установки МП, к входу 
(№ 36) МП подключаются элементы, соединенные в соответствии со схемой, показанной на рисунке 3.
При подаче питания конденсатор заряжается до напряжения +5 В через R1. Когда напряжение достигает некоторого определенного значения (min 2.4 В), выполнение команды «сброс» завершится и система начнет выполнение программы с адреса 0000. После отключения питания произойдет разрядка конденсатора С1 и микропроцессор будет находиться в исходном состоянии до тех пор, пока напряжение на конденсаторе С1 не достигнет требуемого значения.
+5В
| |||
 | |||
VD1 R1
 |
C1
 |
Рисунок 3.
1.2.6. Запоминающие устройства.
Постоянная тенденция к усложнению задач, решаемых с помощью микропроцессорной техники, требует увеличение объёма и ускорение процесса вычислений. Однако скорость решения любой задачи на ЭВМ ограничена временем ограничения к памяти, т.е. к ОЗУ. В таблице сравниваются характеристики ОЗУ, выполненной на разной элементно-технологической основе.
| Приме-няемые элементы | Время выборки,мс | Информа-ционная ёмкость | Плотность размещ. информац., бит/см3 | Энергопо- требление при хранении информац. |
| БП VT МОП структуры Ферритовые сердечники | 50  300
250 103
350 1200
| 103 105
103 106
106 108
| До 200
200 300
10 20
| Есть Есть Нет |
Полупроводниковые ЗУ по режиму занесения информации делятся на оперативные и постоянные, по режиму работы – статистические и динамические, по принципу выборки информации – на устройства с произвольной и последовательной выборкой, по технологии изготовления – на биполярные и униполярные.
1.2.7. Оперативные запоминающие устройства.
ОЗУ предназначены для записи, хранения и считывания двоичной информации. Структурная схема представлена на рисунке 4.
 | |||
 | |||
А0 Аn
 | |||||||
 | |||||||
 | |||||||
 | |||||||
|
DI
|
|
СS
|
SEY
 |
НК – накопитель; DCX, DCY – дешифраторы строк и столбцов; УЗ – устройство записи, УС – устройство считывания, УУ – устройство управления.
Как уже отмечалось, ОЗУ можно разделить на 2 типа: статические и динамические. В накопителях статических ОЗУ применяются триггерные элементы памяти. В ОЗУ динамического типа запоминающим элементом служит конденсатор. Динамические ОЗУ имеют ряд преимуществ по сравнению со статистическими ОЗУ. Основные характеристики динамических ОЗУ:
| I | II | III | IV | |
| Наибольшая ёмкость, бит/кристалл | 4К | 16К | 64К | 256К |
| Время выборки считывания, мс | 200 400
| 200 300
| 100 200
| 150 200
|
| Рпотр, мВт/бит | 0,1 0,2
| 0,04 0,05
| 4 10-3 5 10-3
| 3 10-3  4 10-3
|
Преимуществом статистических ОЗУ перед динамическими является отсутствие схемы регенерации информации, что значительно упрощает статические ЗУ, как правило, имеют один номинал питающего напряжения.
Типовые характеристики СЗУ:
| ЭСЛ | ТТЛ | ТТЛШ | U2Л | пМОП | кМОП | |
| Ёмкость, бит/кристалл | 256 16К
| 256 64К
| 1К 4К
| 4К 8К
| 4К 16К
| 4К 16К
|
| Время выборки считывания, мс | 10  35
| 50  100
| 50 60
| 45  100
| 150 300
| |
| Рпотр, мВт/бит | 2 0,06
| 15 0,03
| 0,5 0,3
| 0,1 0,07
| 0,24 0,05
| 0,02 |
Наибольшим быстродействием обладают биполярные ОЗУ, построенные на основе элементов ЭСЛ, ТТЛШ. Перспективными являются ОЗУ, построенные на транзисторных структурах U2Л, позволяющих уменьшить площадь ЗЭ до 2000 100мкм2 и снизить мощность потребления до нескольких микроватт на бит, при tвкл=50 150 мс.
Статические ОЗУ на МОП транзисторах, несмотря на среднее быстродействие, получили широкое распространение, что объясняется существенно большей плотностью размещения ячеек на кристалле, чем у БП ОЗУ.
Для рМОП удалось уменьшить геометрические размеры ЗЭ и снизить напряжение питания до 15 В.
Для ОЗУ пМОП удалось ещё больше уменьшить геометрические размеры, получить в 2,5 раза большую скорость переключения. Единое напряжение питания +5В обеспечивает непосредственную совместимость таких ОЗУ по логическим уровням с микросхемами ТТЛ.
Элементы ОЗУ на кМОП VT используются для п<