Микропрограммного устройство устройство блок




Схема работы конвейера

 

Пятиступенчатый конвейер ЦП i 486 включает в себя:

 

- выборку команды из кэш-памяти или оперативной памяти;

- декодирование команды;

- генерацию адреса, при которой определяются адреса операндов в памяти;

- выполнение операции с помощью АЛУ;

- запись результата (куда он будет записан, зависит от алгоритма работы конкретной машинной команды).

ЦП с одним конвейером называют скалярными, а с 2 и более конвейерами – суперскалярными.

ЦП Pentium (Р5) имеет два конвейера, т.е. использует суперскалярную архитектуру и может выполнять 2 команды за машинный такт.

Внутренняя структура конвейера у ЦП Pentium такая же, как и у i 486.

Для снижения потерь от остановов из-за нарушения порядка операций при условных переходах (каждая пятая инструкция) применяется предсказание переходов (Branch Prediction), основанное на анализе уже осуществленных переходов.

Способствует росту производительности и спекулятивное исполнение (Speculative Execution), когда инструкции, следующие за предполагаемым переходом, начинают обрабатываться еще до самого перехода.

Кэширование памяти используется для ускорения операций с динамической памятью, которая функционирует очень медленно по сравнению с современными ЦП. Поэтому между ЦП и DRAM ставят специальный буфер (кэш-память, или кэш {Cache - склад}) на основе максимально быстрой памяти.

Оптимальным решением является иерархическая организация кэш-памяти в виде двух блоков – 1-го (L1) уровня {быстрая, небольшая по объему} и 2-го (L2) уровня {большая по объему, но более медленная}.

 

Двухуровневая кэш-память

 

               
   
     


Ядро ЦП Кэш L1 MissL1 Кэш L2 MissL2 Память DRAM

       
   

 

 

 


 

 

(Tavg) (TaccL2) (

TaccL1) (TaccDRAM)

 
 

T avg – среднее время доступа к памяти;

T accL1, T accL2, T accDRAM – среднее время доступа к L1 и L2 кэш-памяти и памяти DRAM;

MissL1 и MissL2 – вероятность промаха при обращении к L1 и L2 кэш-памяти.

Кэш-память L1 всегда располагается в самом ЦП. В начале использовалась внешняя кэш-память L2. Она присоединялась по процессорной шине, которая работает на невысокой по сравнению с ядром частоте и обслуживает и другие устройства.

Позднее L2 кэш-память стала присоединяться по отдельной шине и располагалась вблизи кристалла ЦП, в его корпусе (картридже).

Основная процессорная шина стала называться FSB (Front Side Bus), а дополнительная — BSB (Back Side Bus).

Шина BSB может работать на более высокой, чем FSB, частоте, вплоть до полной тактовой частоты ЦП. Обычно BSB работала на половине тактовой частоты процессора.

Затем для повышения производительности кэш-память 2-го уровня стала размещаться прямо на кристалле процессора (целесообразно начиная с 0.25 мкм технологии).

Интегрированная L2 кэш-память обычно меньше по объему, но быстрее, чем внешняя. Для нее можно сделать более широкую шину BSB, работающую на полной тактовой частоте, расширение системы команд. Для повышения производительности ЦП вводят поддержку потоковых команд SIMD (Single Instruction Multiple Data), применяющихся в сигнальных процессорах DSP (Digital Signal Processor).

Они предназначены для групповой обработки однородных данных и значительно ускоряет выполнение аудио- и видеоприложений.

Первое SIMD расширение команд — ММХ (Multi-Media extension) — было реализовано в процессорах Р5 (Pentium ММХ).

 

Конструктивы:
корпусы и колодки ЦП

В зависимости числа выводов, рассеиваемой мощности и назначения ЦП применяют корпусы:

DIP – Dual In-line Package, корпус с двухрядным расположением штырьковых выводов;

PGA – Pin Grid Array, керамический корпус с матрицей штырьковых выводов;

PQFP – Plastic Quad Flat Pack, пластиковый корпус с выводами по сторонам квадрата;

SPGA – Staggered PGA, корпус с шахматным расположением выводов;

SQFP – Small Quad Flat Pack, миниатюрный корпус с выводами по сторонам квадрата;

PPGA – Plastic Pin Grid Array, термоустойчивый пластмассовый корпус SPGA;

TCP – Tape Carrier Package, миниатюрный корпус с расположенными по периметру ленточными выводами;

SECC – Single Edge Connector Cartridge, картридж ЦП Pentium II, III – печатная плата с краевым разъемом, на которой смонтированы кристаллы процессора, кэш-памяти, охлаждающий радиатор и вентилятор.

SECC 2 – б о льший по размерам картридж ЦП Pentium II, III для частоты 350 МГц и выше.

Процессоры на SECC 2, могут быть в корпусах РLGА (Plastic Land Grid Array) или в ОLGА (Organic Land Grid Array).

Последние применяются для процессоров с частотой 400 МГц и выше и отличаются более высокой допустимой температурой – 90 °С против 80 °С, допустимых для РLGА.

FC-PPGA – Flip Chip

 

PPGA с перевернутым кристаллом

Процессоры в корпусах DIP занимали много места, на смену им пришли компактные корпуса PGA, PPGA и SPGA, которые устанавливаются обычно в ZIF socket (Zero Insertion Force) – колодка (сокет) с нулевым усилием вставки.

Корпуса PQFP, SQFP предназначены для установки в специальные колодки или припаи-вания к плате.

Самые компактные корпуса TCP предназначены для припаивания к системной плате портативных систем.

У новых ЦП Intel используется корпус LGA (Land Grid Array). У него вместо ножек расположен массив из 775 плоских контактов, ножки же находятся в разъеме на материнской плате.
В новом конструктиве системы охлаждения радиатор крепится к самой материнской плате

 

Для ЦП в зависимости от типа, числа выводов, напряжения питания и назначения применяют различные корпусы и сокеты:

– для ЦП i386DX корпусы PGA и PQFP;

– для ЦП i486 корпусы PGA-168/169, PQFP SQFP с установкой в сокеты 1, 2, 3 и 6;

– для ЦП Pentium корпусы PGA-168/169, PQFP SQFP с установкой в сокеты 4, 5 и 7;

– для ЦП Pentium Pro сокет 8;

– для ЦП Pentium II/ III сокет 370, слот 1 и
слот 2;

– для ЦП Pentium 4 сокет 423, 478 и 775.

Расположение выводов Расположение выводов
ЦП i386DX в корпусе PGA ЦП i386DX в корпусе PQFP

Расположение выводов Расположение выводов
ЦП i486 в корпусе PGA ЦП i486 в сокет 1

Расположение выводов Расположение выводов
ЦП i486 в сокет 2, 3, 6 ЦП Р5 в сокет 4

 

Расположение выводов Расположение выводов ЦП Р5 в сокет 5, 7 ЦП Р II в сокеет 8

ЦП Р III в сокет 7,370, слот 1 Расположение выводов
ЦП Р4 в сокет 423

 

 

 


ЦП (Pentium Pro/II/III)

 

 

Конвейер Буфер команд

 

Устройство

Микропрограммного устройство устройство блок



Поделиться:




Поиск по сайту

©2015-2024 poisk-ru.ru
Все права принадлежать их авторам. Данный сайт не претендует на авторства, а предоставляет бесплатное использование.
Дата создания страницы: 2019-02-10 Нарушение авторских прав и Нарушение персональных данных


Поиск по сайту: