ИССЛЕДОВАНИЕ РАБОТЫ ТРИГГЕРОВ

ВВЕДЕНИЕ

Программное средство MicroCap очень удобно в учебном процессе, т.к. оно позволяет проводить расчёты электронных схем как в углубленной структуре (используя лишь элементы И-НЕ, НЕ, ИЛИ-НЕ и др.), так и проводя сборку из уже имеющейся базы интегральных микросхем. В программе MicroCap 9 имеются как набор элементов иностранного производства, так и их отечественные аналоги (интегральные микросхемы серии К155 и К555). Используя последние и будет проводиться моделирование.

ИССЛЕДОВАНИЕ РАБОТЫТРИГГЕРОВ

Триггер – логическая схема с положительной обратной связью, имеющая 2 устойчивых состояния (бистабильная ячейка).

1). Рассмотрим работу в MicroCap 9 на основе моделирования асинхронного RS- триггера используя логику И-НЕ.

Характеристическое уравнение асинхронного RS- триггера:

Используя закон отрицания (правило де Моргана), функция реализующая триггер в базисе И-НЕ будет иметь вид:

,

(1)

где S и R – установочные входы (Set и Reset), – состояние системы в момент времени t. (Элемент памяти), – состояние системы в момент времени t+1.

Ниже приведена таблица состояний асинхронного RS- триггера:

S	R
		Запрещённое состояние
		Установка 1
		Установка 0
		Хранение

Для этого необходимо развернуть группу Russian Digital в библиотеке элементов. Далее развернуть подгруппу «И, или, не», в ней выбрать «И-не», затем элемент К155LA3 перетаскиванием переместить в рабочую область (рис.1).

Необходимо так же выбрать источники сигналов, которые будут подаваться на входы R и S. Для этого устанавливается Voltage Source на рабочую область. По умолчанию источник работает в режиме Pulse. Установив для каждого свою частоту подачи импульсов и их продолжительность, необходимо поместить в схему ещё Ground и 2 элемента Resistor. После объединения элементов, для удобства, можно установить переключатель «Показать номера узлов». По завершении всех манипуляций должна получиться схема, приведённая на рис.2.

Запускаем Анализ переходных процессов (Alt+1). Основные параметры, что необходимо задать в предложенном диалоговом окне, это Время (диапазон) расчёта, а так же заполнить табличку параметрами, которые необходимо вывести.

В таблице, поле Выражение по оси Х задаёт зависимость, от чего будет вычисляться основной параметр. Т.к. необходимо анализировать временную диаграмму, то это поле заполняется переменной времени (Т).

Поле Р задаёт номер группы графиков. В данном случае нагляднее каждый график располагать в новой группе, что бы они не перекрывали друг друга, для этого каждая новая строчка таблицы должна содержать в этом поле номер по порядку (1, 2 и т.д.).

Рис.1. Выбор элементов	Рис.2. Сборка элементов

Поле Выражение по оси Y определяет тот параметр, который необходимо наблюдать. Для конкретного примера нужно наблюдать напряжение подаваемое на входы S и R (параметры v(1) и v(4) соответственно, где 1 и 4 - номера узлов, как показано на рис.2). А так же, как результат работы триггера, получать дискретное значение на узлах 2 и 3 (параметры d(2) и d(3)).

На рисунке 3 представлена временная диаграмма.

Рис.3. Временная диаграмма работы асинхронного RS-триггера

Как видно из диаграммы, работа совпадает со значениями в таблице состояний. Так же можно заметить, что активным уровнем сигнала подаваемого на входы является 0 (именно по его наличию на входе S и отсутствию на R выход устанавливается в состояние 1, и наоборот). В связи с этим, данный триггер так же называют с инверсными входами. Из диаграммы можно заметить и некорректную работу триггера при запрещённой комбинации.

На основе этого триггера строится схема, устраняющая дребезг контактов кнопочного переключателя при его замыкании (схема "антидребезг").

2). Моделирования синхронного RS- триггера используя логику И-НЕ.

Синхронные триггеры реагируют на информационные сигналы (R и S) только при наличии соответствующего сигнала на так называемом входе синхронизации C. Этот вход также обозначают терминами «строб», «такт».

Таким образом, синхронный RS триггер отличается от асинхронного RS- триггера наличием синхронизирующего сигнала С.

Ниже приведена таблица состояний синхронного RS- триггера:

S	R
		Запрещённое состояние
		Установка 1
		Установка 0
		Хранение

Из описания выше следует, что для организации триггера подобного типа достаточно объединить по И-НЕ вход S и C, со входами R и C поступить аналогично.

Рис.4. Сборка схемы

Схема приобретёт вид, показанный на рисунке 4. Как видно из него, добавились ещё 2 элемента К155ЛА3; генератор, вырабатывающий синхроимпульсы (CI).

Все генераторы работают в режиме Pulse и имеют каждый свою частоту и период подачи импульсов. Отрицательные полюса заземлены. А положительные подключены к соответствующим входам схемы через резисторы.

Включаем отображение номеров узлов. Запускаем Анализ переходных процессов, в появившемся диалоговом окне устанавливаем новые параметры, которые необходимо получить на временной диаграмме, время расчёта.

В результате получим следующую диаграмму (рис. 5).

Как легко видеть, только при наличии синхроимпульса схема начинает работать. Таким образом, данная схема "прозрачна" по S и R входам при C = 1. Так же можно заметить и ещё одну особенность, активным уровнем сигнала подаваемого на входы теперь уже является 1 а не 0.

Рис.5. Временная диаграмма работы синхронного RS-триггера

3). Рассмотрим модель D –триггер.

Рассуждая чисто теоретически, D-триггер (от Delay) можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы. Хранение информации в D триггерах обеспечивается за счет синхронизации, поэтому все реальные D-триггеры имеют два входа: информационный D и синхронизации C.

Этот тип триггеров называют ещё «защёлка».

При С = 1, что подается на D, то и появляется на Q.

Если С = 0, то режим хранения.

Этот триггер может использоваться для хранения информации поступающей на вход D, а также как триггер задержки, срабатывающий через интервал времени от начала сигнала D до начала сигнала C.

4). Рассмотрим модель T- триггера.

T-триггер изменяет свое логическое состояние на противоположное по каждому активному сигналу на информационном входе T. Т-триггер должен изменять свое логическое состояние по фронту информационного сигнала T. Триггер имеет единственный вход С и меняет свое состояние каждый раз при поступлении 1 на этот вход.

Данный триггер делит частоту входного сигналов на 2. На этом основано построение счетчиков и делителей частоты на произвольное заданное число.

5). Рассмотрим JK – триггер

Ниже приведена таблица состояний JK-триггера:

J	K	C
		|_ либо _|			Хранение
		|_ либо _|			Запись 0
		|_ либо _|			Запись 1
		|_ либо _|			Т-триггер

где |_ – работа по срезу сигнала, _| – работа по фронту сигнала.

Для JK-триггера появление на обоих информационных входах (J и K) логических единиц приводит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной. В остальном JK-триггер подобен RS- триггеру, причем роль входа S играет вход J, а роль входа R – вход K.

Если проанализировать временную диаграмму, то можно заметить, что если соединить входы J, C и K, то получится Т-триггер. Если С = 0, то хранение при любых J и K.

Варианты задания

1. RS-триггер. Моделирование, анализ работы.

2. D-триггер. Моделирование, анализ работы.

3. Т-триггер. Моделирование, анализ работы.

4. JK-триггер. Моделирование, анализ работы.