Временные диаграммы на практике строятся для проверки правильности построения функциональной схемы и её работоспособности. При курсовом проектировании временная диаграмма служит для самопроверки и в ходе её построения могут обнаружиться недостатки схемы, устраняемые последующей корректировкой. Временные диаграммы представляют собой графическую интерпретацию изменений во времени входных и выходных потенциалов элементов схемы при взаимной последовательности их работы.
Рис. 3. Временная диаграмма для случая сбоя во время приёма приказа.
Приведена временная диаграмма, поясняющая срабатывание триггера ТЗП при рассинхронизации (случай 1 и случай 2) от формирующих схем Ф(Д2 и Д4).
Формирующая схема Ф (Д2) является динамической и срабатывает в момент смены на ее входе сигнала 1 на 0,т.е. для ее срабатывания необходимо, чтобы на обоих входах логической схемы И (Д1) вначале появились сигналы 1. При нормальной работе, без сбоя, этого не происходит,так как при нормальной работе триггер задержки ТЗД(А7) возбуждается и на его прямом выходе Q появляется сигнал 1 в момент прихода сверхдлинного импульса, когда на входе Q –ЛТ(А1) уже появляется сигнал 0.
При сбое, когда приемный распределитель RG (А4) начинает опережать передающий распределитель (см. сбой- случай-1), триггер задержки ТЗД(А7) возбуждается раньше прихода сверхдлинного импульса и при первой же паузе сигнал 1 на входе Q-ЛТ(А1) после возбуждения ТЗД входные и выходные сигналы логической схемы И (Д1) будут иметь значение 1, а затем при появлении очередного импульса на входе формирующей схемы Ф(Д2) появится сигнал 0, что приведет к срабатывания этой схемы и в конечном итоге к возбуждению триггера запрета ТЗП.
При сбое, когда приемный распределитель RG(A4) начинает отставать от передающего распределителя (см. сбой- случай-2), триггер задержки ТЗД (А7) возбуждается после прихода сверхдлинного импульса (через один и более тактов), и в этом случае триггер запрета ТЗП (Д7) возбуждается в результате срабатывания формирующей схемы Ф(Д4) от логической схемы И (Д3). В данном случае инверсный выход Q триггера задержки ТЗД подается на резисторный вход логической схемы, а выход А6-на ее диодный вход. Как и для любой логической схемы И, сигнал 1 на ее выходе может появиться только при совпадении сигналов 1 на ее входах, однако, благодаря резисторной связи с инверсным выходом Q ТЗД при скачкообразном изменении сигнала на этом выходе и значении сигнала 1 на входе А6 изменение выходного сигнала логической схемы будет происходить медленно, с малой крутизной. Таким образом, скачкообразное изменение сигнала на входе Q ТЗД с 1 на 0 при сигнале 1 на входе А6 не вызывает срабатывание динамической формирующей схемы Ф(Д4). Срабатывание этой схемы, и следовательно, возбуждение триггера запрета ТЗП возможно только при появлении сигнала 1. А это возможно, лишь когда реле времени реагирующее на появление сверхдлинного импульса, сработает раньше возбуждения триггера задержки ТЗД, которая совпадает с моментом переключения приемного распределителя RG(А4) из 30-й в 31-ю позицию.
Распределитель
Распределитель выполнен на пятиразрядном двоичное счетчике — триггеры 1 (ГЗ, Г4), 2 (Г6, Г5 и ГЗ, Г4) и 3 (ГЗ, Г4 и Г5, Г6) с диодным дешифратором двоичного кода.
Дешифратор имеет 32 выхода. Выходы 0-й—5-й служат для определения командной серии и выбора пункта. Они имеют общую шинку запрета ШЗ. Разрешающий (отрицательный) потенциал на нее поступает с выхода реле времени РВк 13 (ГЗ) при приеме длинного импульса. Таким образом, выходы дешифратора отпираются только в случаях приема длинных импульсов. На первом по счету («нулевом») длинном импульсе срабатывает триггер приема управления ТПУ 9 (Г7, Г5), разрешающий прием команды. Так как выбор КП осуществляется двумя длинными импульсами из шести, то для этой цели применено два триггера — КП1 и КП2. На каждом пункте они подключены к определенным выходам разъединителей с помощью перемычек П. Так, если выбор КП осуществляется следующими за нулевым 1-м и 2-м импульсами (1-й КП), то триггеры КП1 и КП2 подключаются соответственно к 1-му и 2-му выходам де шифратора. Свободные выходы (в данном случае 3-й—6-й) перемычками подключаются к импульсно-потенциальным схемам Ф 8 (1, 2, 15, 16). Появление импульсов на выходах дешифратора, не относящихся к выбору данного КП, означает либо выбор другого КП, либо ложный выбор двух КП. В этом случае импульс с выхода соответствующей схемы Ф подается на сброс триггера ТПУ (на вход 10), так как он должен быть возбужден только на том пункте, на который посылалась команда ТУ.
К 6-му—22-му выходам дешифратора подключены наборные реле выбора-операции Вк и От, выбора объекта 1об—10об и выбора группы 1гр—5гр. Импульс на выходе дешифратора появляется только при соответствующем ему длинном импульсе серии. Реле, подключенное к этому выходу, становится на самоблокировку при отрицательном потенциале на выходе усилителя 15 (Г6). Усилитель 15 (Г6) управляет реле Вк и От непосредственно, а шинами само подхвата реле выбора объекта и группы — через модуль Защ.4.
Модуль Защ. 4. содержит схемы защиты от одновременного возбуждения двух (или более) реле выбора объекта и двух (или более) реле выбора группы. Схема защиты содержит пороговое устройство, выполненное на двух транзисторах 77, Т2 (ТЗ, Т4). Уставка его задается делителем напряжения R3, R4 (R5, R6). Срабатывание устройства происходит в случае, когда падение напряжения на резисторе R7 (R8), вызыванное током, поступающим из внешней цепи, превысит уставку. Коллекторы транзисторов Т2 и Т4 обоих пороговых устройств объединены (транзисторы включены по схеме ИЛИ) и подключены к входу усилителя на транзисторах Т5—Т7. При срабатывании хотя бы одного порогового устройства (т. е. открывается транзистор Т2 или Т4) на вход усилителя поступает отрицательный потенциал, приводящий к отпиранию транзисторов Т5—Т7 усилителя. На выходе усилителя появляется положительный (нулевой) потенциал, приводящий к срабатыванию триггеров запрета ТЗП1 и ТЗП2 по коллекторным цепям (Г1 и Г4).
Рис. 5. Принципиальная схема распределителя.
Рис. 6. Принципиальная схема устройства ТУ КП.
Рис. 7. Функциональная схема приемного комплекта ТУ.