B кэш-памяти прямого отображения адрес памяти, по которому происходит обращение, однозначно определяет строку, в которой может находиться отображение требуемого блока.
Кэшируемая основная память условно разбивается на страницы (в данном случае 256), размер которых совпадает с размером кэш-памяти.
Архитектура прямого отображения подразумевает, что каждая строка кэша может отображать из любой страницы кэшируемой памяти только соответствующую ей строку, поэтому на одну строку кэша может претендовать множество соответствующих строк из множества строк основной памяти.
Инофрмация о том, строка какой страницы находится в данный момент в кэше, а так же признак модификаций, хранится в специальной структуре и по индексам.
Такой кэш имеет самую простую реализацию.
Индекс кэша несет информацию о мадифицируемости соответствующей строки.
Наборно-ассоциативный кэш
Данная архитектура позволяет каждому блоку кэшируемой памяти претендовать на одну из нескольких строк кэша объединенных в набор.
Можно считать, что в данной архитектуре муществует несколько параллельно и согласованно работающих каналов прямого отображения.
Ассоциативный кэш
В отличие от предыдущих у полностью ассоциативного кэша любая его строка может отображать любой блок памяти.
Для поиска нужной строки производится паралельный анализ всех строк кэша, что является сложной аппаратной задачей.
10. Основные понятия защищенного режима.
Защищенный режим предназначен для обеспечения независимого выполнения нескольних задач, что подразмевает защиту ресурсов одной задачи от возможного воздействия другой.
Основым защищаемым ресурсом является память, кроме того, защищать требуется совместную аппаратуру.
Защита памяти основана на сегментации. Сегмент – это блок пространства памяти определенного назначения. К элеметам сегмента возможно оращение с помощью различных инструкций процессоров.
Сегменты выделяются задачами ОС. В реальном режиме работы любая задача может перераспределить значения сегментных регистров и «залезть» в чужую область памяти. В защищенном режиме такая ситуация невозможна.
Дескрипторы прдставляют собой 8-битные структуры данных используемые для определения свойств програмных элементов (сегментов, вентелей, таблиц).
Дескрипторы определяют положеие элементов в памяти, размер занимаемой области, его назначениме и характеристики защиты.
Все дескрипторы хранятся в таблицах, обращения к которым поддерживается процессоромаппаратно.
Защита памяти с помощью сегментации не позволяет:
1) использовать сегменты не по назначению
2) нарушать права доступа
3) Адресовываться к элементам выходящим за линию сегмента
4) Изменять содержимое таблиц дескрипторов, не имея достаточных привилегий.
11. Архитектура системы команд. Классификация процессоров (CISC, RISC). Обзор микропроцессоров. Структура базового микропроцессора, его основные характеристики.
В узком смысле под архитектурой пронимается архитектура набора команд.
Архитектура набора клманд является границей между апаратурой и ПО.
В широком смысле архитектура охватывает понятия организации системы включающие такие высокоуровневые аспекты разработки как систему памяти, структуру шины, организацию вводы/вывода.
cisc архитектура(complete instruction set computer)
для циск процессоров харакиерно
1) сравнительно не большое количество регистров общего назначиния
2) большое количество машиных команд, некоторые из которых нагружены симантически, аналагично аператорам высоуровневых языков програмтрования и выполняются за много машиных тактов;
3) большое количестыл методов адресации;
4) большое количество форматов команд различной разрядности;
5) наличие команд обработки типа регистр-память.
RISC(reduced instruction set computer)
В риск архиетктурах делается упор на разделениет команд обраблтки от команд работы с памятью и на эфективную конвейерную обработку.
для риск характерно:
1) большое количество регистров общего назначения;
2) ориентация логики выполнения команд на аппрарутную реализацию.
12. Конвейерная организация. Суперскалярная архитектура. Блок перестановки команд.
Конвейерная организация
Процессорный конвеер работает следующим образом: весь цикл управления команды разбивается на несколько участкрв, которые обчно называют стадиями, которые выполняются последовательно. Продолжительность выполнения каждой стадии значительно меньши выполнения всей команды.
При такой схеме данные поступают на первую стадию, обрабатываются и переходят на вторую стадию, в то время как на первую стадию поступают новые данные.
В реальном режиме у конвейера редко бывают загружены все ступени, в силу того, что времяч выполнения операций различно.
Однако использование конвейера увеличивает производительность микропроцессора минимум на 30%.
Скорость работы конвейера равна скорости самой медленрой его стадии.