Построения функций возбуждения RS-триггеров
Система булевых функций
S1 = 
R1 = 
S2 = 
R2 = 
S3 = 
R3 = 
Y1 = 
Y2 = 
Система булевых функций в базисе И–НЕ
S1 = 
R1 = 
S2 = 
R2 = 
S3 = 
R3 = 
Y1 = 
Y2 = 
5. Функциональная схема и расчет ее характеристик
Технические характеристики микросхем серии 155:
| Элемент | Тип | Ток пот. max | Время задержки |
| К155ЛА1 | 2 элемента 4И-НЕ | 16 mA | 15 нс |
| К155ЛА2 | 1 элемент 8И-НЕ | 16 mA | 15 нс |
| К155ЛА3 | 4 элемента 2И-НЕ | 16 mA | 15 нс |
| К155ЛА4 | 3 элемента 3И-НЕ | 16 mA | 15 нс |
| К155ЛА5 | 3 элемента 2И-НЕ | 16 mA | 20 нс |
Синтезированная схема синхронного автомата может быть выполнена с использованием следующих микросхем серии 155:
| Элемент | Количество |
| К155ЛА1 | |
| К155ЛА2 | |
| К155ЛА3 | |
| К155ЛА4 | |
| К155ЛА5 |
Напряжение питания: Up = 5 В + 5 %.
При расчете времени задержки схемы инверторы входных сигналов учитывать не будем, а также выходные сигналы y1 и y2.
Время задержки схемы: так как самый длинный путь сигнала от входа к выходу составляет 4 логических элемента, то время, которое потребуется сигналу для прохождения этого пути (максимальное время срабатывания схемы) будет равно:
tkc = n ž tэл, где n – max число последовательно соединенных элементов.
tkc = 2ž15 + 2ž (20) = 70 (нс)
Потребляемый ток и мощность:
I = 16 ž (3 + 5 + 3 + 2 + 2) = 240 (mA) = 0.240 (А)
P = U ž I = 5 ž 0.240 = 1.2 (Вт)
6. Логическое моделирования на наборах функционального теста
Логическое моделирование схемы будем проводить следующим образом:
1. Проверка последовательности для открытия замка (3 набора) - № 1-3.
2. Проверка установки в состояние S0 - №4.
3. Проверка последовательности снятия тревоги (3 набора) - № 5-7.
Таблица 6.1 – Логическое моделирование схемы
| x1 | x2 | z1 | z2 | z3 | S1 | R1 | S2 | ||||||||||||||||
| R2 | S3 | R3 | Z1 | Z2 | Z3 | Y1 | Y2 |
В ходе выполнения моделирования работы схемы ошибок в работе автомата не обнаружено.
7. Проверка полноты теста и построение дополнительного набора
При моделировании работы схемы на 3, 5 и 7 полюсах схемы формируется только значение 1, значит, в случае неисправности типа «тождественная единица» ее не будет невозможно обнатужить рассматриваемыми наборами.
Построим дополнительный тест для обнаружения неисправности на седьмом полюсе. В случае неисправности на выходе S2 будет 0, иначе, если неисправности нет – 1.
Рисунок 7.1 – Неисправность на выходе 7 элемента
Для обнаружения неисправности на выходе седьмого элемента нам необходимо получить на его выходе 0. Единственным набором, при котором выход седьмого элемента будет равен 0 является набор: z1=1, z2=1, z3=Х, x1=1, x2=0. Так как 7 и 8 элементы имеют полностью противоположные входные сигналы, то противоречий быть не может.
Условие активизации через S2: на выходе седьмого элемента 0, на выходе восьмого – 1.
Тестовый набор: 11Х10. В случае неисправности Fн = 0, иначе F = 1.
Для проверки проводим логическое моделирование для случаев:
с неисправностью и без неисправности; значения различны, а значит тест построен верно.
Заключение
В процессе выполнения курсовой работы был синтезирован синхронный автомат «секретный замок», согласно заданным последовательностям открытия замка и снятия тревоги.
Выполнено кодирование по желательности соседства и близкое к соседнему для синхронного автомата. Для построения схемы автомата было выбрано менее сложное кодирование. Сравнив кодирование по критерию желательности соседства и близкое к соседнему, был сделан вывод, что более простым является построение схемы на основе кодирования по критерию желательности соседства. Для автомата была построена функциональная схема и рассчитаны характеристики этой схемы.
Для анализа работы схемы было выполнено логическое моделирование для синхронного автомата. Логическое моделирование показало, что схема работает правильно. На некоторых полюсах выходной сигнал был постоянным, и для обнаружения неисправности был разработан дополнительный набор.
Произведенный анализ полученного устройства показал следующие характеристики:
| Синхронный автомат | |
| Iпот | 240 мА |
| Pпот | 1,2 Вт |
| tкс | 70 нс |
Библиографический список
1. Б.В. Тарабрин, Л.Ф. Лунин, Ю.Н. Смирнов и др.; «Интегральные микросхемы: Справочник». Под ред. Б.В. Тарабрина. – М.: Радио и связь, 1984 – 528 с., ил.
2. Новосёлов В. Г. «Прикладная теория цифровых автоматов. Части 3-4. Синхронные и асинхронные цифровые автоматы с памятью» - К.: ИСИО, 1993 // 144 c.
3. Методические указания к выполнению курсового проекта по дисциплине "Компьютерная логика" для студентов дневной и заочной форм обучения направления 09.03.01 - Информатика и вычислительная техника / Сост. Шалимова Е.М. - Севастополь: СевНТУ, 2015. - 24 с.