Для получения параллельного (одновременного) переноса используется то обстоятельство, что переключение триггера i-го разряда происходит тогда, когда перед поступлением очередного импульса на вход счетчика все триггеры младших разрядов находятся в единичном состоянии, т. Q’0Q’1…Q’I-1=1. Поэтому сигнал на информационный вход каждого триггера можно вырабатывать путем конъюнкции выходных сигналов предыдущих триггеров.
Принцип построения и работы счетчика с параллельным переносом иллюстрирует рис. 3.31. Здесь показан наиболее распространенный вариант синхронного типа, использующий двухступенчатые JK -триггеры. Время установления счетчика
т. е. практически определяется его разрешающей способностью, со, обладая самым высоким быстродействием, он имеет один существенный недостаток - нерегулярность схем переноса. С ростом веса разряда число входов ЛЭ увеличивается. Поэтому большой разрядности прибегают к комбинированному переносу: параллельному внутри групп триггеров и последовательному или сквозному между группами.
В случае построения счетчика на JK -триггерах, имеющих несколько информационных входов, объединенных конъюнкцией, структура его упрощается - исключаются внешние элементы И (рис. 3.32). Кроме того, отказ от входа разрешения Е позволяет увеличить разрядность счетчика на единицу без увеличения информационных входов триггеров.
Сцелью увеличения разрядности счетчики можно соединять последовательно. Для этого используется сигнал переноса CR' который для последующего счетчика является счетным. Вырабатывается он с помощью стробируемого входным импульсом дешифратора старшего (пятнадцатого) состояния. Обозначение «>15» говорит о том, что сигнал переноса появляется в промежутке после окончания 15-го счетного импульса до поступления очередного - нулевого (рис. 3.32,6).
Счетчики с параллельным переносом, выполняемые в виде ИС, обычно имеют дополнительные входы для предварительной записи информации. Например, в четырехразрядном реверсивном счетчике 133ИЕ7 (рис. 3.33) такая запись осуществляется с помощью входов Di при подаче сигнала С'=0. Реверсивный режим достигается известным способом (рис. 3.29): каждый триггер для своих сигналов Q' и не 
имеет мультиплексор, который управляется сигналами, подаваемыми на входы +1 и -1, выход Q или 
со счетным входом следующего триггера. Для наращивания разрядности в режиме вычитания имеет выход заема «<0», на котором сигнал появляется в интервале.
После окончания последнего (нулевого) счетного импульса до поступления очередного (пятнадцатого). Формируется он дешифратором нулевого состояния счетчика.
3.3.4 Счетчики и делители с коэффициентом пересчета, отличным от 2n
Большое распространение получили счетчики и делители с 
. Так, в цифровых индикаторных устройствах доминируют двоично-десятичные счетчики (Кn= 10).
Принцип построения счетчиков с сводится к Следующему. Берут такое число п триггеров, чтобы выполнялось условие
Затем схемным путем исключают 2п-Кп избыточных состояний. Чаще всего исключают старшие состояния, реже - младшие или, промежуточные. Делается это либо с помощью дешифратора определенного состояния, который своим выходным сигналом принудительно устанавливает счетчик в исходное состояние, либо с помощью обратных связей между триггерами.
На рис. 3.34 приведен пример декадного (двоично-десятичного) счетчика с исключением старших избыточных состояний.
Начальное состояние у него нулевое: А0{0000). При поступлении, входных импульсов счет идет как в обычном двоичном счетчике. Как только устанавливается состояние А10(1010), на выходе элемента И, играющего роль дешифратора, вырабатывается сигнал y=QlQ3=1 и счетчик принудительно переводится в начальное состояние А0.
Примером использования обратных связей для исключения избыточных состояний может служить ИС 133ИЕ2 (рис. 3.35,а). Она содержит Т-триггер D1 и двоично-пятеричный счетчик на триггерах D2, D3, D4. Благодаря обратной связи с выхода: 
триггера D4 на вход J триггера D2, а также обратной связи в самом триггере D4 (с выхода 
Ha вход K), обеспечивается соответственно блокировка действия пятого счетного импульса на триггер D2 и установка триггера D4 пятым импульсом в нулевое состояние (рис. 3.35,б). Таким образом, после пятого импульса получается А0(000).
Если выход 
триггера D1 соединить со входом +1СТ, а счетные импульсы подавать на вход +1Т, то счетчик становится двоично-десятичным с Кп = 10.
Как отмечалось ранее, принцип построения делителей во многом аналогичен принципу построения счетчиков. Они имеют, как правило, один выход, на котором за интервал пересчета появляется импульсов в коэффициент деления раз меньше, чем поступают на вход.
Выделяются эти импульсы с помощью дешифратора состояний.
Менять коэффициент Kдел в делителях можно так же, как и в счетчиках с , т. е. путем исключения различного числа избыточных состояний, но и программно - с помощью внешних управляющих сигналов. Такой способ реализован, например, в ИС 564ИЕ15. Она позволяет получать Kдел =3...21327 с шагом единица.
Нашел распространение также способ, при котором коэффициент пересчета счетчика, составляющего основу делителя, не меняется, а производится выбор дешифраторов, настроенных на выделение различных 
состояний счетчика. Данный способ построения делителей иллюстрируется на примере ИС 133ИЕ8 (рис. 3.36).
Делитель состоит из шестиразрядного двоичного счетчика с параллельным переносом, дешифраторов состояний на ЛЭ1...ЛЭ6, выходы которых объединены в один выход у элементом ИИ-НЕ (ЛЭ7), а также дешифратора-формирователя сигнала переноса CR и вспомогательных логических элементов. Каждый дешифратор включается в работу при подаче на него управляющего сигнала К’i=1.
Дешифраторы настроены на выделение неодинаковых состояний. Например, дешифратор на ЛЭ1 выделяет состояния 0, 2, 4 и т. д. через 2, на ЛЭ2-1, 5, 9 и т. д. через 4, на ЛЭЗ-3.11, 19 и т. д. через 8. Поэтому сигналы (импульсы) на выходах дешифраторов во времени не совпадают, и на общем выходе у получается их сумма.
Таким образом, за один цикл работы, который содержит 26 = 64 входных импульсов, число импульсов на выходе у будет меньше и определяется числом
соответствий кодовой комбинацией на входах К0…К5. Коэффициент деления
Если только один из сигналов K’=1, то Nвых = 2i и коэффициент деления - целое число. В остальных случаях коэффициент деления - число дробное.
Следует обратить внимание на то, что если входная последовательность импульсов периодическая, то выходная последовательность будет периодической только тогда, когда коэффициент деления - целое число, в других случаях выходные импульсы распределены во времени неравномерно.
С целью увеличения диапазона перестройки коэффициента деления микросхемы соединяют последовательно. Сигналы переноса играют роль входных по отношению к последующим микросхемам.
Регистры
Назначение регистров - прием, хранение и выдача двоично-кодированной информации (двоичных чисел, слов). Они используются в качестве безадресных запоминающих устройств, преобразователей и генераторов кодов, устройств временной задержки цифровой информации, делителей частоты и др.
Для регистрации n-разрядного числа необходимо иметь в сове регистра л-триггеров. Каждый из них запоминает один бит информации. Триггеры между собой могут быть связаны цепями управления и переноса.
Понятие «вес разряда» к регистру, в отличие от счетчика, неприемлемо, поскольку весовая зависимость между переменными Написанного слова может отсутствовать. По этой причине на условных графических изображениях регистров метки информационных входов и выходов нумеруются в естественном порядке. Все регистры в зависимости от способа приема и выдачи информации делятся на следующие типы: с параллельным приемом выдачей; с последовательным приемом и выдачей; с комбинированным приемом и выдачей. Регистры с параллельным приемом и выдачей называют регистрами памяти, а все остальные сдвигающими: (сдвиговыми) регистрами.
По направлению сдвига (передачи) информации различают однонаправленные и реверсивные регистры.
Регистры памяти
Регистры памяти представляют собой набор синхронных триггеров с независимыми информационными входами. Триггеры объединяются лишь управляющими сигналами (синхронизации, разрешения, записи, выдачи, высокого импеданса и др.). Ввод (запись) и вывод (считывание) информации производится одновременно во всех разрядах параллельным кодом. Ввод обеспечивается синхронизирующим импульсом. С приходом очередного такого импульса происходит обновление записанной информации.
Если входная информация парафазная, т. е. Каждая переменная поступает одновременно в прямом и инверсном виде, используются RS- или JK -триггеры (рис. 3-37,а), если однофазная,-D-триггеры (рис. 3.37,6). 
Считывание может происходить в прямом и обратном кодах, т. е. с прямых и инверсных выходов триггеров.
В регистрах, предназначенных для работы на информационную магистраль, в качестве выходных (буферных) каскадов используются элементы с тремя состояниями (рис. 11.14, 11.25), управляемые сигналом разрешения считывания ERD. Типовым примером может служить микросхема 133ИР15 (рис. 3.38).
Это четырехразрядный регистр памяти с однофазными информационными входами D1, D2, D3, D4, запись через которые производится по перепаду 0-1 синхронизирующего сигнала С', если на обоих входах разрешения Е низкое напряжение. Подача единичного уровня хотя бы на один вход Е переводит регистр в режим хранения. Для считывания хранящейся в регистр информации на оба входа ERD подается низкое напряжение, в противном случае выходы отключаются, что соответствует высокоимпедансному состоянию.
Наращивание разрядности регистра достигается параллельным соединением управляющих входов нескольких микросхем.
3.4.2 Сдвигающие регистры.
Сдвигающие регистры обладают свойством сдвигать (перемещать) записанную в них информацию влево (в сторону старших разрядов) или вправо (в сторону младших разрядов) на заданное число разрядов. Поэтому триггеры в них соединяются последовательно. Сущность сдвига состоит в том, что с приходом синхронизирующего импульса происходит перезапись содержимого триггера каждого разряда в соседний разряд. Число сдвигов определяется числом поступивших синхронизирующих импульсов.
Реальное направление сдвига в регистре определяется направлением межтриггерных связей. Однако с точки зрения сдвига относительно числовой разрядной сетки один и тот же регистр, имеющий однонаправленные межтриггерные связи, может быть регистром со сдвигом вправо и регистром со сдвигом влево в зависимости от того, в каком порядке размещена информация.
Строятся регистры на триггерах с динамическим входом синхронизации или с внутренней задержкой. Это условие является обязательным. В противном случае при поступлении синхронизирующего сигнала информация может передвинуться не на один разряд, а на столько, сколько раз успеют переключиться триггеры за время действия этого сигнала.
На рис. 3.39 показаны схема, условное графическое обозначение и временные диаграммы работы трехразрядного сдвигающего регистра на D-триггерах. Он реализует способ последовательного приема и последовательной выдачи. Предполагается, что входная информация поступает младшими разрядами вперед, т. е. входным триггером является триггер старшего разряда, а содержимое регистра считывается с выхода Q1 триггера младшего разряда.
По каждому фронту импульса С' хранящаяся в им триггере двоичная переменная переписывается в (i -1)-й триггер. Поскольку входы С динамические, последующие изменения уровней напряжения на входах D в пределах данного сигнала С'=1 не приводят к новым переключениям триггеров. Таким образом, при поступлении одного импульса С' информация в регистре сдвигается на один разряд вправо: переменная х со входа 0 
записывается в триггер D3, предыдущее содержимое его перемещается в триггер D2, а предыдущее содержимое D2 -в DI.
Для полной загрузки регистра новой информацией необходимо подать три (по числу разрядов регистра) синхронизирующих импульса. Последующие импульсы С’ обеспечивают выдачу записанной информации с выхода триггера D1.
Если импульсы синхронизации поступают непрерывно с периодом Тс, то выходной сигнал Q’1 повторяет входной х с задержкой на пТс (здесь n =3), и регистр выступает в роли устройства дискретной задержки цифровой информации. Выходы Q триггеров обычно имеют внешние выводы (пунктирные линии на рис. 3.39,а), с которых можно снимать записанную информацию. Иначе говоря, такой регистр может служить преобразователем последовательного кода в параллельный.
Чтобы изменять направление сдвига, не меняя последовательности поступления входных информационных сигналов, используют реверсивные регистры. Принцип построения их основан на коммутации входа i-го триггера к выходу (i-1)-го либо (i+1)-гo триггера (рис. 3.40,а). Здесь при 
сигнале управления Е'=1 подключается (i-1)-й триггер, а при Е’=0 - (i+1)-й триггер, соответственно устанавливается режим сдвига влево или вправо.
 |
Функциональные возможности регистров значительно расширяются при введении режима параллельной записи информации. Такие регистры дополнительно могут выполнять функции регистров памяти, а также преобразователей параллельного кода в последовательный. На рис. 3.41. показана схема такого регистра. Он собран на JK -триггерах с асинхронными входами S и R. Параллельная запись двоичной информации осуществляется с помощью коммутаторов, управляемых входными переменными D’i. В зависимости от знания D’i команда записи С'2 проходит на вход S или вход R i -го триггера. В режиме сдвига исполнительным сигналом служит С’1
Одновременное поступление синхронизирующих сигналов С’1 и C’2 недопустимо. Для того, чтобы сигналы С’1 и C’2 не воздействовали на регистр при их случайном совпадении, т. е. исключалось наложение различных режимов работы, во многих практических схемах вводится управление режимами.
Например в регистре 133ИР1, схема котoрoгo изображена на рис. 3.42,а, режимы устанавливает сигнал Е'. При Е'= 1 информационные входы триггеров, работающих благодаря инверторам ЛЭ6...ЛЭ10 в режиме D-триггера, подключены к входным шинам параллельной записи Di...D4, а входы синхронизации триггеров - к шине сигнала С'2.
Если Е'=0, информационные входы триггеров подключены к выходам предыдущих триггеров, а внешняя информация воспринимается по входу 0 в виде последовательного кода. При этом работа триггеров синхронизируется импульсами С’1. Сигналы на других входах регистра могут быть любыми.
Многие современные регистры, выполненные в виде ИС, содержат выходные ключи с высокоимпедансным состоянием, что упрощает сопряжение с информационными магистралями. Потребительские возможности регистров еще выше, если ключи двунаправленные. Введение ключей также во входные цепи регистра позволяет существенно упростить организацию двунаправленной передачи информации между двумя магистралями, причем с возможностью предварительной обработки ее. Такой обработкой может быть сдвиг двоичного числа на m разрядов влево или вправо.
Если при этом непроисходит потеря знаков числа (что возможно, когда разрядность регистра выше разрядности числа), то сдвиг равноценен соответственно умножению или делению числа на 2т.
Типовым примером регистра с возможностью двунаправленной передачи может служить ИС 564ИР6 [25].
Область применения сдвигающих регистров не ограничивается примерами, приведенными выше. Она значительно шире. Так, регистр может стать кольцевым счетчиком при подключении входа 0 
к прямому выходу последнего триггера. Если в один из разрядов регистра ввести логическую единицу или нуль, то эта единица или нуль с каждым импульсом синхронизации С' будет переходить от триггера к триггеру по замкнутому кольцу с циклом, равным числу триггеров (n). В результате на выходах триггеров формируются импульсные последовательности, смещенные относительно друг друга на период следования импульсов С'. Период следования импульсов в каждой последовательности в п раз больше, чем период следования импульсов С'. Если на вход 0 подавать сигнал с выхода дешифратора, выделяющего определенные состояния регистра, получается генератор кодовых последовательностей.
Подключив вход 0 к инверсному выходу последнего триггера, можно увеличить коэффициент пересчета кольцевого счетчика в два раза (Кп =2n). В таком счетчике все триггеры последовательно переходят в единичное состояние, а затем также последовательно в нулевое и т. д. Поэтому для получения сдвинутых импульсных последовательностей необходим специальный дешифратор. Особенность дешифратора состоит в том, что на каждое состояние счетчика с любой разрядностью требуется конъюнктор всего лишь на два входа.