В этом разделе рассматриваются схемы включения и условия применения следующих устройств: импульсного транзисторного каскада, логических элементов на ИС ТТЛ и КМОП, синхронных счетчиков импульсов, делителей частоты, мультиплексора и сумматора.
Задача 2.1.1. Представить схему импульсного каскада на транзисторе КТ630Б для согласования с нагрузкой логического элемента 2И–НЕ на ИС ТТЛ. Определить сопротивление резистора 
в цепи базы и максимальную частоту входных импульсов, обеспечивающую работу транзистора без перегрева.
Исходные данные:
– напряжение питания 
;
– сопротивление нагрузки 
и скважность импульсов 
заданы в табл. 2.1.1.
| Вариант | ||||||||||
| 1,25 | 1,35 | 1,47 | 1,6 | 1,75 | 2,0 | 2,5 | 3,3 | 4,0 | 5,0 |
|
Таблица 2.1.1
Методические указания
Для решения задачи необходимо использовать справочные параметры транзистора КТ630Б (при токе 
):
;
;
;
;
, зависимость 
– обратная;
;
.
Сопротивление в цепи базы 
определяется из условий обеспечения тока базы насыщения 
, (2.1.1)
где 
– уровень логической единицы логического элемента ТТЛ.
Необходимый ток базы зависит от тока коллектора насыщения 
и выбирается с запасом, который учитывается коэффициентом форсировки насыщения 
:
. (2.1.2)
Ток коллектора 
определяется сопротивлением нагрузки в цепи коллектора 
:
. (2.1.3)
После вычисления тока 
необходимо проверить условие 
, то есть этот ток должен находиться в пределах максимально возможного выходного тока 
логического элемента. В противном случае надо уменьшить при расчетах 
или увеличить 
.
Максимальную частоту 
входных импульсов можно определить, используя выражения для мощности 
, рассеиваемой на коллекторе транзистора в импульсном режиме. Это выражение содержит три составляющих мощности, соответствующих областям насыщения, отсечки и переключения транзистора:
|
|
, (2.1.4)
где 
- коэффициент заполнения или относительная длительность импульсов.
Составляющие 
, 
, 
определяются из выражений:
; (2.1.5)
, (2.1.6)
где 
, 
;
, (2.1.7)
где 
– мощность в нагрузке.
Как следует из выражений (2.1.4) и (2.1.7), мощность 
растет с повышением частоты входных импульсов 
. При максимальной частоте она не должна превышать максимально допустимую мощность на коллекторе транзистора 
. Поэтому находим 
из выражения (2.1.4), подставляя численные значения 
, 
, 
, , а также 
вместо 
и заменяя 
на 
.
Задача 2.1.2. Для логического элемента (ЛЭ) И–НЕ ТТЛ определить уровень логической единицы на выходе 
, уровень логического нуля на входе 
и допустимый уровень помехи на входе при заданных сопротивлениях датчика 
и нагрузки (табл. 2.1.2). Рассчитать предельные значения сопротивлений датчика 
и нагрузки 
, не нарушающие нормальную работу ЛЭ.
| Вариант | ||||||||||
| ||||||||||
|
Таблица 2.1.2
Методические указания
Для определения уровня необходимо рассмотреть схему ЛЭ (рис. 1.1). При подключении нагрузки 
к выходу ЛЭ образуется цепь для протекания тока 
от источника питания 
через резистор 
, открытый транзистор VT 4, диод VD 5, нагрузку к общей шине.
Для этого контура можно записать уравнение
. (2.1.8)
Подставив в (2.1.8) выражение для 
получим
|
|
, (2.1.9)
где 
; 
; 
.
Предельное сопротивление 
можно рассчитать, подставив в (2.1.9) нормируемый уровень 
и заменив на 
.
Методика расчета напряжения 
и сопротивления 
аналогична рассмотренной выше и приводится в литературе.Допустимый уровень помехи 
определяется как превышение входного напряжения 
над уровнем 
, ограниченное пороговым напряжением 
.
Задача 2.1.3. Разработать схему логического блока на ИС ТТЛ для управления силовым электромагнитом от трех датчиков: фотоэлектрического 
, индукционного 
и герконового. Работа схемы должна осуществляться в соответствии с заданной логической функцией (табл. 2.1.3). Синтез схемы управления и выбор типов логических элементов (ЛЭ) произвести из условия минимального числа корпусов ИС. Представить таблицу состояний (истинности) логического блока.
Предусмотреть устройства согласования ЛЭ с источниками сигнала и нагрузкой, выбрать тип согласующих транзисторов и рассчитать сопротивления резисторов при заданных значениях напряжения питания электромагнита 
и сопротивления 
(табл. 2.1.3).
Таблица 2.1.3
| Вариант | Логическая функция | 
|
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
| ||
|
Методические указания
При синтезе схемы управления целесообразно использовать законы Де Моргана, что позволяет привести несколько ЛЭ к одному виду (базису) и применить для них один корпус.
При согласовании ЛЭ ТТЛ с датчиком для исключения ложных сигналов должно выполняться условие
.
Если это условие не выполняется, то между датчиками и ЛЭ можно включить эмиттерный повторитель, у которого сопротивление резистора 
в цепи эмиттера должно удовлетворять условию
|
|
,
а входное сопротивление 
должно быть на порядок выше сопротивления датчика 
, то есть 
. Совместное выполнение этих условий обеспечивается правильным выбором коэффициента передачи транзистора.
Выходной транзистор, согласующий ЛЭ с нагрузкой, выбирается по току коллектора 
и мощности 
, соответствующих режиму насыщения транзистора, а также по коэффициенту передачи 
.Необходимое значение коэффициента 
определяется из условия
,
где 
– коэффициент форсировки насыщения;
– максимальный выходной ток ЛЭ.
Сопротивление резистора 
в цепи базы транзистора равно
.
Задача 2.1.4. Составить схему четырехразрядного синхронного счетчика импульсов на типовых триггерах без использования внешних логических элементов. Показать на схеме состояние триггеров после подачи на вход заданного числа импульсов 
(табл. 2.1.4). Представить диаграммы сигналов в счетчике для пяти последующих входных импульсов от заданного их числа.
| Вариант | ||||||||||
|
Таблица 2.1.4
Методические указания
Порядок построения синхронного счетчика изложен в литературе. Для данной задачи необходимо применить JK –триггеры с внутренними логическими элементами «И» на входах 
и 
, например, типа К155ТВ1 и использовать все эти входы для связи между триггерами. Сигнал 
разрешения счета может подаваться не на входы и , а на вход 
. Необходимо предусмотреть цепь сброса триггеров в 0.
При построении диаграммы сигналов необходимо учитывать, что
работа счетчика, содержащего триггеров, повторяется после каждой серии из 
импульсов.
Задача 2.1.5. Составить схему делителя частоты с заданным переменным коэффициентом деления 
(табл. 2.1.5) на основе четырехразрядных счетчиков импульсов, работающих в режиме прямого счета, и дополнительного логического элемента. Определить длительность выходного импульса.В делителе частоты должны использоваться стандартные счетчики и логические элементы на ИС ТТЛ (четный вариант) или ИС КМОП (нечетный вариант). Установку заданного коэффициента предусмотреть с помощью переключателя, состояние которого отразить на схеме для максимального значения 
.
| Вариант | ||||||||||
|
| 33–35 | 36–38 | 37–39 | 40–42 | 41–43 | 44–46 | 45–47 | 48–50 | 49–51 | 52–54 |
Таблица 2.1.5
Методические указания
Принцип построения делителя частоты с использованием логического элемента, «собирающего» единицы с выходов счетчика и сбрасывающего его в ноль, изложен в литературе. При переменном коэффициенте деления 
часть входов этого логического элемента подключается к переключателю, обеспечивающему подачу на них сигнала «1» с выходов счетчика или от источника питания. Для получения заданного необходимо последовательное включение счетчиков.
Длительность выходного импульса определяется суммой задержек распространения сигналов в счетчике и логическом элементе. Для логического элемента вид задержек 
или 
выбирается в зависимости от характера выходного импульса.
Задача 2.1.6. Составить схему делителя частоты с заданным переменным коэффициентом деления (табл. 2.1.6) на основе четырехразрядных двоичных счетчиков импульсов, работающих в режиме обратного счета, с использованием входов предустановки.
Выбрать тип счетчиков из серий ИС ТТЛ (нечетный вариант) или ИС КМОП (четный вариант). Установку заданного коэффициента предусмотреть с помощью переключателя, состояние которого отразить на схеме для максимального значения 
.
| Вариант | ||||||||||
|
| 33–35 | 36–38 | 37–39 | 40–42 | 41–43 | 44–46 | 45–47 | 48–50 | 49–51 | 52–54 |
Таблица 2.1.6
Методические указания
В счетчиках необходимо использовать выход переноса (займа) 
и предусмотреть в схеме цепи для сигналов предварительной записи и циклической перезаписи двоичного кода, соответствующего заданному коэффициенту деления . Эти сигналы можно подавать на соответствующий вход счетчиков через развязывающие диоды или логические элементы.
Неиспользуемые входы предустановки старших разрядов счетчика, отсутствующих в заданном коде, необходимо соединить с общей шиной,то есть подать на них сигнал 0.
Задача 2.1.7. Составить схему включения мультиплексора для реализации заданного алгоритма управления электромагнитом F (A, B, C), выраженного в виде логической функции (табл. 2.1.7). Входные переменные в этой функции соответствуют сигналам позиционных датчиков A, B, C, управляющих электромагнитом.
Выбрать тип мультиплексора из стандартных серий ИС ТТЛ (четный вариант) или ИС КМОП (нечетный вариант). В схеме предусмотреть элементы световой индикации состояния электромагнита с обозначением «ВКЛЮЧЕНО» 
и «ВЫКЛЮЧЕНО» 
. Построить таблицу состояний мультиплексора.
| Вариант | |||||
| 
| 
| 
| 
| 
|
| Вариант | |||||
|
| 
| 
| 
| 
| 
|
Таблица 2.1.7
Методические указания
Для реализации заданного алгоритма необходимо составить таблицу состояний электромагнита для всех сочетаний сигналов А, В, С. Эти сигналы подаются от датчиков А, В, С на адресные входы мультиплексора. На его информационные входы надо подать сигналы 0 или 1 в соответствии с требуемым значением входного сигнала F, полученным в таблице состояний. При этом каждое сочетание сигналов А, В, С является кодом адреса для соответствующего информационного входа.
В качестве элементов индикации можно использовать светодиоды, которые включаются с ограничительными резисторами.
Задача 2.1.8. Составить схему пятиразрядного полного сумматора на основе типового четырехразрядного сумматора и логических элементов. Показать двоичные сигналы на входах и выходах схемы при заданных значениях слагаемых 
и 
(табл. 2.1.8). В схеме использовать стандартные ИС ТТЛ (четный вариант) или ИС КМОП (нечетный вариант), показать их тип.
Таблица 2.1.8
| Вариант | ||||||||||
|
Методические указания
Для увеличения разрядности типового сумматора к нему подключается одноразрядный полный сумматор, схема которого и способ подключения приводятся в литературе. В этой схеме за счет использования закона Де Моргана можно получить вместо трех два вида логических элементов: «2И–НЕ» – 3шт. и «Исключающее ИЛИ» – 2 шт., что дает возможность уменьшить число корпусов ИС.
Задача 2.1.9. Составить схему логического устройства на основе дешифратора для сортировки деталей на три группы: «МЕНЬШЕ», «НОРМА», «БОЛЬШЕ» в зависимости от сочетаний четырех признаков X 1, X 2, X 3, X 4, выраженных в двоично–десятичном коде (табл.2.1.9). Устройство должно иметь три выхода по наименованию групп деталей. При появлении хотя бы одной детали из какой-либо группы на соответствующем выходе устройства должен формироваться сигнал логической
единицы. В схеме устройства использовать типовой дешифратор и логические элементы ИС ТТЛ (четный) или ИС КМОП (нечетный варианты).
Таблица 2.1.9
| Вариант | |||||||||||
| П Р И З Н А К И Г Р У П П | МЕНЬШЕ | ||||||||||
| НОРМА | |||||||||||
| БОЛЬШЕ |
Методические указания
В схему логического устройства, помимо дешифратора, необходимо ввести минимум три логических элемента (ЛЭ), объединяющих соответствующие выходы дешифратора. При выборе этих ЛЭ, необходимо учитывать, что большинство типов дешифраторов на ИС ТТЛ имеют инверсные выходы.
КУРСОВАЯ РАБОТА