Выполнение работы
2.1. Элементарные логические функции и логические элементы. Таблица истинности
Получить у преподавателя индивидуальное задание по исследованию логического элемента. Для заданного логического элемента (“2И”, “”2ИЛИ”, “3И-НЕ”, “3ИЛИ-НЕ”, “исключающее ИЛИ”, исключающее ИЛИ-НЕ“,” “2И-ИЛИ-НЕ” и т.д.) определить в форме таблицы выполняемую функцию (получить таблицу истинности). Таблицу оформить аналогично табл.1.
Таблица 1
X1 X2 X3 ….. …… Xn Y
 |
0 0 0 …. ….. 0
1 0 0 …. ….. 0
0 1 0 …. …. 0
1 1 1 …. …. 0
…. … … …. …. …
…. …. …. …. …....
1 1 1 1
Для получения таблицы истинности собрать схему исследования своего логического элемента, аналогичную изображенной на рис.1а.
а) б)
Рис.1
Примечание:
1. По умолчанию переключатели (Switch) управляются клавишей «пробел» ([Space]). Для независимого управления переключателями следует задать разные управляющие клавиши.
2. Можно исследовать таблицу истинности в динамическом режиме (см. рис.1б), в этом случае следует задать низкие частоты тактовых генераторов (частоты должны отличаться в 2 раза).
3. Перед началом исследования таблицы истинности показать собранную схему преподавателю. После проверки таблицы истинности преподавателем схему удалить.
2.2 Измерение времени задержки. Влияние нагрузки на быстродействие элементов ТТЛ и КМОП
Время задержки (tpd) исследуется для 2-х типов микросхем: для КМОП-микросхемы (CMOS mod. HC) и для ТТЛ-микросхемы (TTL mod. LS) в двух режимах – без нагрузки и с нагрузкой.
Выбрать на панели логических элементов (Logic Gates) заданный логический элемент, исследованный в п.2.1. Задать тип и модель логического элемента (CMOS mod. HC или TTL mod. LS). Собрать схему по аналогии с рис.2а для режима без нагрузки и 2б – для режима с нагрузкой.
 |
а) б)
Рис.2
На генераторе установить тактовую частоту:
1 МГц – для КМОП-микросхемы
10 МГц – для ТТЛ-микросхемы
На осциллографе:
- настроить осциллограф, как описано в п.1.
- установить масштаб развертки по оси времени (Time Base) порядка 5 мкс/дел;
- установить для канала А (входной сигнал) режим работы с закрытым входом (кнопка АС), для канала В (выходной сигнал) – режим работы с открытым входом (кнопка DC)
- измерения на осциллографе производить с помощью разноцветных маркеров 1 и 2, расположенных по бокам экрана осциллографа.
Включить схему. Произвести измерения как показано на рис.3, где:
tPHL – время задержки при переходе выходного сигнала с высокого уровня на низкий.
tPLH - время задержки при переходе выходного сигнала с низкого уровня на высокий.
Рассчитать среднее времени задержки по формуле:
tpd = (tPHL + tPLH)/2
Результаты измерений занести в табл.2
 |
Рис.3
Таблица 2
| ИС | Модель | tpd, нс | tpdнагр, нс | UILпор, В | UILmax, В | UIHпор, В | UIHmin, В | DUIL, В | DUIH, В |
| ТТЛ | LS | 0.6 | 2.4 | ||||||
| КМОП | HC | -------- | --------- | --------- | ---------- | ---------- | ---------- |
Примечание. Исследуемые микросхемы содержат несколько одинаковых логических элементов. Можно исследовать любой из них. Важно: собирая схему, не перепутать входы и выходы разных элементов в составе микросхемы!
2.3 Измерение пороговых уровней входных сигналов напряжения, соответ-ствующих логической «1» и «0» (VIH,VIL). Расчет помехоустойчивости.
Рис.4
Собрать схему, показанную на рис.4. Пороговые значения напряжений измеряются для логического элемента НЕ (NOT), ТТЛ мод.LS.
На генераторе сформировать симметричное пилообразное напряжение низкой частоты (0.1 – 1 Гц). Напряжение должно меняться от 0 до 5 В. Для этого задать следующие параметры: амплитуда (Amplitude) – 2.5 В; смещение (Offset) – 2.5 В.
На осциллографе:
- развертка по оси времени – порядка 0.5 с/дел;
- режим работы – с открытым входом (DC) – оба канала;
- развертка по вертикально оси порядка 2 – 5 В/дел.
Включить схему. Произвести измерения UILпор и UIHпор. Расчитать помехоустойчи-вость по формуле:
ΔVH= VIHпор - VIH min
ΔVL = VIL max -VILпор
Результаты измерений занести в табл.2. При измерениях пользоваться осциллограммой, как показано на рис.5.
Рис.5
Приложение. Логические элементы.
Логический элемент НЕ.
Логический элемент И.
Логический элемент ИЛИ.
 |