УРОК 6
Комбинационными называются цифровые функциональные узлы на логических элементах, не содержащие элементов памяти. Логическое состояние выходов зависит только от комбинации логических сигналов на входах в данный момент времени. К таким цифровым устройствам относятся дешифраторы, сумматоры, цифровые компараторы (схемы сравнения), мультиплексоры и др. Комбинационные узлы и блоки цифровых систем либо собираются из отдельных микросхем малой степени интеграции (элементов И-НЕ, ИЛИ-НЕ и др.), либо изготавливаются в виде одной микросхемы средней или большой степени интеграции (СИС и БИС). Мультиплексором называется функциональный узел, обеспечивающий передачу информации поступающей по нескольким входным линиям, на одну выходную линию. Или другими словами, мультиплексор служит для последовательного опроса логических состояний большого числа переменных и передает их на один выход.
Рис.1
Схема мультиплексора на элементах И, НЕ, ИЛИ
Поскольку базовыми элементами современных цифровых микросхем являются элементы, выполняющие операции И-НЕ, ИЛИ-НЕ, И-ИЛИ-HE, то чаще логические схемы строятся на них.
Рис.2
Схема мультиплексора на элементах И-НЕ, ИЛИ-НЕ, И-ИЛИ-HE
Для построения цифровых систем, кроме комбинационных узлов, требуются последовательные узлы, логическое состояние которых определяется последовательностью поступления входных сигналов. Последовательная схема представляет собой автомат для выполнения логических операций, обладающий способностью запоминания отдельных состояний переменных. В отличие от схем комбинационного типа выходные переменные зависят не только от входных переменных, но и от текущего состояния устройства. Таким образом, для построения цифровых систем требуются элементы памяти, осуществляющие хранение двоичной информации в течение требуемого времени. В качестве элемента памяти в цифровых микросхемах используется бистабильная ячейка (БЯ), представляющая собой два инвертирующих логических элемента (чаще всего ИЛИ-НЕ или И-НЕ), соединенных перекрестными связями (рис.3).
Рис.3
Схема реализации бистабильной ячейки на элементах ИЛИ-НЕ, И-НЕ
На основе элементов памяти строятся триггеры — электронные схемы, имеющие два устойчивых состояния, которые устанавливаются при подаче соответствующей комбинации на управляющие входы триггера и сохраняются в течение заданного времени после окончания действия этих сигналов. В зависимости от комбинаций сигналов, управляющих переключением, триггеры делятся на ряд типов: RS, JK, Т, D. Помимо хранения информации многие типы триггеров осуществляют определенное ее преобразование; сдвиг во времени, счет и др. Бистабильная ячейка является простейшим типом триггера, выполняющим только хранение информации. В цифровых устройствах используется большое число различных триггеров, которые классифицируются по ряду признаков: способу записи информации, логической структуре, типу функционирования, элементной базе. Общая структура триггеров показана на рис.4, где в качестве элемента памяти используется бистабильная ячейка.
Рис.4
Бистабильная ячейка в структуре триггера
Переключение БЯ в то или иное состояние осуществляется сигналами S (set-установка), R (reset-сброс), поступающими с выходов схемы управления. Логическое значение сигналов S, R зависит от комбинации сигналов на внешних управляющих входах триггера и от состояния на выходе БЯ, которое определяется значением сигнала Q. Состояние триггера оценивается значением выходного сигнала Q. Изменение значения Q происходит только при поступлении синхронизирующего сигнала (синхроимпульса) на специальный вход синхронизации С (clack-времязадающий), то триггер называется синхронным. В асинхронных триггерах отсутствует вход С синхронизации. Поэтому переключение асинхронных триггеров происходит, как только на управляющие входы поступает соответствующая комбинация управляющих сигналов X.