6.1 Подача напряжения на силовые цепи и цепи управления осуществляется путем включения автоматических выключателей QF1-QF… распределительном шкафу ШР2. Контроль напряжения осуществляется соответствующими сигнальными лампами. Готовность к работе определяется по наличию световой сигнализации в соответствующих цепях.
6.2 Запуск стенда осуществляется нажатием кнопки «Пуск» при нулевых положениях ручек КК1 и КК2.
Включение силового пускателя контролируется соответствующей световой сигнализацией и показаниями приборов.
6.3 Работа стенда в режиме ШИП.
- рукоятка КК1 устанавливается в положении ШИП.
- рукоятка КК2 устанавливается в положение 1.
- регулятором на панели управления устанавливается необходимая скорость частоты вращения ЭМА, при этом автоматически, для предотвращения превышения максимальной частоты вращения, нагрузочным двигателем на валу ЭМА создается минимальный тормозной момент.
- регулятором ТЕРа устанавливаем необходимый момент на валу.
- снятие статических показаний производится при окончании переходного процесса
ТЕРМОДАТ
Цифровые измерительные приборы «Термодат» (ТД) запитываются напряжением ~ 220 V, при подаче питания на ПУ. ТД имеют два входных аналоговых канала с общим «+». Диапазон напряжения, подаваемого на входы от -4 до 65 mV.
Каждому входному каналу соответствует свой релейный выход.
Состояние релейного выхода изменяется в зависимости от полярности и уровня входного сигнала, а также отстройки ТД (величина уставки).
На всех ТД, используемых в стенде, кроме прибора Р6, первый канал контролирует и отображает напряжение, подаваемое с делителя РД. См. таблицу. Делитель предназначен для создания требуемого уровня напряжения, пропорционального контролируемому параметру (допустимое значение 65 mV). Второй канал ТД используется для измерения токов. Сигнал, пропорциональный току, подается с соответствующих шунтов силовой цепи. См. таблицу.
Прибор Р6 предназначен для отображения и контроля Uтг., которое подается с РД на оба канала. Релейный выход первого канала используется для ограничения nвр ЭМА. Релейный выход второго канала защищает ЭМА от «обратного хода». Режим «обратного хода» является аварийным. Сигнал с выхода второго канала прибора Р6 подается на катушку силового пускателя КМ1. Силовые цепи Стенда теряют питание.
При превышении предельных значений измеряемых ТД величин токов и напряжений, релейные выходы Р1-Р4, находящиеся в цепи РА, коммутируют данную цепь, вызывая срабатывание реле аварии РА, что сигнализируется световой индикацией расположенной на лицевой панели ПУ.
С целью предотвращения работы исследуемого двигателя М без нагрузки, сигнал релейного выхода Р5 заводится в цепь включения ТЕРа. Таким образом, при подаче напряжения на якорь М, ТЕР получает питание. Машина постоянного тока Г создает момент нагрузки на валу М.
Широтно-импульсный преобразователь
Схема ШИП построена с использованием p-n-p транзисторов типа IRF 2807. IGBT (МОП) транзисторные ключи собраны в виде 6-канальной сборки с общим радиатором. Для защиты от бросков U при коммутации индуктивной нагрузки верхние IGBT ключи снабжены встроенными демпферными диодами с заземленными анодами. Схема ШИП снабжена информационными выходами.
Требования, предъявляемые к управляющей микросхеме
В построенной схеме ШИП для формирования управляющего напряжения переключения мощных транзисторов преобразователя использована специализированная микросхема (ИМС). Идеально управляющая ИМС, для обеспечения нормальной работы стенда в режиме ШИМ, должна удовлетворять большинству из перечисленных ниже условий:
- рабочее напряжение не выше 40В;
- наличие высокостабильного источника опорного напряжения;
- наличие генератора пилообразного напряжения;
- обеспечение возможности синхронизации внешним сигналом программируемого плавного запуска;
- наличие усилителя сигнала рассогласования с высоким синфазным напряжением;
- наличие ШИМ – компаратора;
- наличие импульсного управляемого триггера;
- наличие двухканального предоконечного каскада с защитой от КЗ;
- наличие логики подавления двойного импульса;
- наличие средств коррекции симметрии выходных напряжений;
- наличие средств коррекции симметрии выходных напряжений;
- наличие токоограничения в широком диапазоне синфазных напряжений, а также токоограничения в каждом периоде с отключением в аварийном режиме;
- наличие автоматического управления с прямой передачей;
- обеспечение отключения при понижении напряжения питания;
- обеспечение защиты от перенапряжений;
- обеспечение совместимости с ТТЛ/КМОП логикой;
- обеспечение дистанционного включения и отключения.
При проектировании схем ШИП наиболее часто применяют микросхемы типа TL494CN (см. рис…), либо ее аналоги.
Рис. … Управляющая микросхема TL494 и ее цоколевка
Устройство и принцип работы управляющей ИМС
Микросхема типа TL494, специально разработанная для управления силовой частью схемы ШИП содержит в своем составе следующие элементы (см. рис…):
- генератор пилообразного напряжения DA6; частота ГПН определяется номиналами резистора и конденсатора, подключенных к 5-му и 6-му выводам, выбирается ≈60 кГц;
- источник опорного стабилизированного напряжения DA5 (Uref = +5 D), с внешним выходом (вывод 14);
- компаратор «мертвой зоны» DA1;
- компаратор ШИМ DA2;
- усилитель ошибки по напряжению DA3;
- усилитель ошибки по сигналу ограничения тока DA4;
- два выходных транзистора VT1 и VT2 с открытыми коллекторами и эмиттерами;
- динамический двухтактный D-триггер в режиме деления частоты на 2 – DD2;
- вспомогательные логические элементы DD1 (2-или), DD3 (2-И), DD4 (2-И), DD5 (2-ИЛИ-НЕ), DD6 (2-ИЛИ-НЕ), DD7 (НЕ);
- источник постоянного напряжения с номиналом 0.1 В DA7;
- источник постоянного тока с номиналом 0.7 мА DA8.
При подаче питающего напряжения в диапазоне от +7 до +40 В на вывод 12, на 8 и 11 выводах появляются последовательности импульсов.
Вся совокупность функциональных узлов, входящих в состав ИМС TL494, можно условно разбить на цифровую и аналоговую часть (цифровой и аналоговый тракты прохождения сигналов). К аналоговой части относятся усилители ошибок DA3, DA4, компараторы DA1, DA2, генератор пилообразного напряжения DA6, генератор пилообразного напряжения DA6, а также вспомогательные источники DA5, DA7, DA8. Все остальные элементы, в том числе и выходные транзисторы, образуют цифровую часть (цифровой тракт).
Рассмотрим работу цифрового тракта. Из временных диаграмм (см. рис…) видно, что моменты появления выходных управляющих импульсов микросхемы, а также их длительность (диаграммы 12 и 13) определяются состоянием выхода логического элемента DD1 (диаграмма 5). Остальные логические элементы выполняют лишь вспомогательную функцию разделения выходных импульсов DD1 на два канала. При этом длительность выходных импульсов микросхемы определяется длительностью открытого состояния ее выходных транзисторов VT1, VT2. Так как оба эти транзистора имеют открытые коллекторы и эмиттеры, то возможно двоякое их подключение. При включении по схеме с общим эмиттером выходные импульсы снимаются с внешних коллекторных нагрузок транзисторов (с выводов 8 и 11 микросхемы), а сами импульсы направлены выбросами вниз от положительного уровня (передние фронты импульсов отрицательны). Эмиттеры транзисторов (выводы 9 и 10 микросхемы) заземляются. При включении по схеме с общим коллектором внешние нагрузки подключаются к эмиттерам транзисторов и выходные импульсы, направленные в этом случае выбросами вверх (передние фронты импульсов положительны), снимаются с эмиттеров транзисторов VT1, VT2. Коллекторы этих транзисторов подключаются к шине питания управляющей микросхемы (Upom). Выходные импульсы остальных функциональных узлов, входящих в состав цифровой части микросхемы TL494, направлены выбросами вверх, независимо от схемы включения управляющей ИМС. Триггер DD2 является двухтактным динамическим D-триггером. Принцип его работы следующий. По переднему (положительному) фронту выходного импульса элемента DD1 состояние входа D триггера DD2 записывается во внутренний регистр. Физически это означает, что переключается первый из двух триггеров, входящих в состав DD2. Когда импульс на выходе элемента DD1 заканчивается, то по заднему (отрицательному) фронту этого импульса переключается второй триггер в составе DD2, и состояние выходов DD2 меняется (на выходе Q появляется информация, считанная со входа D). Это исключает возможность появления отпирающего импульса на базе каждого из транзисторов VT1, VT2 дважды в течение одного периода. Т.е., пока уровень импульса на входе Ск триггера DD2 не изменился, состояние его выходов не изменится. Поэтому импульс передается на выход микросхемы по одному из каналов, например верхнему (DD3, DD5, VT1). Когда импульс на входе Ск заканчивается, триггер DD2 переключается, запирает верхний и отпирает нижний канал (DD4, DD6, VT2). Поэтому следующий импульс, поступающий на вход Ск и входы DD5, DD6 будет передаваться Ра выход микросхемы по нижнему каналу. Т.о. каждый из выходных импульсов элемента DD1 своим отрицательным фронтом переключает триггер DD2 и этим меняет канал прохождения следующего импульса. Архитектура микросхемы обеспечивает подавление двойного импульса, т.е. исключает появление двух отпирающих импульсов на базе одного и того же транзистора за период.
Рассмотрим подробно один период работы цифрового тракта микросхемы.
Появление отпирающего импульса на базе выходного транзистора верхнего (VT1) либо нижнего (VT2) канала определяется логикой работы элементов DD5, DD6 («2 ИЛИ-НЕ») и состоянием элементов DD3, DD4 («2-И»), которое, в свою очередь, определяется состоянием триггера DD2. Логика работы элемента 2-ИЛИ-НЕ, как известно, заключается в том, что на выходе такого элемента появляется логическая 1 в том лишь единственном случае, если на обоих его входах присутствуют логические 0. При остальных возможных комбинациях входных сигналов на выходе элемента 2 ИЛИ-НЕ присутствует логический 0. Поэтому если на выходе Q триггера DD2 присутствует логическая 1 (момент t1 диаграммы 5 см. рис.13), а на выходе /Q – логический 0, то на обоих входах элемента DD3 (2И) окажутся логические 1 и, следовательно, логическая 1 появится на выходе DD3, а значит и на одном из входов элемента DD5 (2 ИЛИ-НЕ) верхнего канала. Следовательно, независимо от уровня сигнала, поступающего на второй вход этого элемента с выхода элемента DD1, состоянием выхода DD5 будет логический 0, и транзистор VT1 останется в закрытом состоянии. Состоянием же выхода элемента DD4 будет логический 0, т.к. логический 0 присутствует на одном из входов DD4, поступая туда с выхода /Q триггера DD2. Логический 0 с выхода элемента DD4 поступает на один из входов элемента DD6 и обеспечивает возможность прохождения импульса через нижний канал. Этот импульс положительной полярности (логическая 1) появится на выходе DD6, а значит и на базе VT2 на время паузы между выходными импульсами элемента DD1 (т.е. на время, когда на выходе DD1 присутствует логический 0 – интервал t1-t2 диаграммы 5 см. рис.13). Поэтому транзистор VT2 открывается и на его коллекторе появляется импульс выбросом вниз от положительного уровня (в случае включения по схеме с общим эмиттером).
Начало следующего выходного импульса элемента DD1 (момент t2 диаграммы 5 см. рис. 13) не изменит состояния элементов цифрового тракта микросхемы, за исключением элемента DD6, на выходе которого появится логический 0, и поэтому транзистор VT2 закроется. Завершение выходного импульса DD1 (момент t3) обусловит изменение состояния выходов триггера DD2 на противоположное (логический 0 – на выходе Q, логическая 1 – на выходе /Q). Поэтому поменяется состояние выходов элементов DD3, DD4 (на выходе DD3 – логический 0, на выходе DD4 – логическая 1). Начавшаяся в момент t3 пауза на выходе элемента DD1 обусловит возможность открывания транзистора VT1 верхнего канала. Логический 0 на выходе элемента DD3 «подтвердит» эту возможность, превращая ее в реальное появление отпирающего импульса на базе транзистора VT1. Этот импульс длится до момента t4, после чего VT1 закрывается, процессы повторяются. Таким образом, основная идея работы цифрового тракта микросхемы заключается в том, что длительность выходного импульса на выводах 8 и 11 (либо на выводах 9 и 10) определяется длительностью паузы между выходными импульсами элемента DD1. Элементы DD3, DD4 определяют канал прохождения импульса по сигналу низкого уровня, появление которого чередуется на выходах Q и /Q триггера DD2, управляемого тем же элементом DD1. Элементы DD5, DD6 представляют собой схемы совпадения по низкому уровню. Для полноты описания функциональных возможностей микросхемы следует отметить еще одну важную ее особенность. Как видно из функциональной схемы, входы элементов DD3, DD4 объединены и выведены на вывод 13 микросхемы. Поэтому, если на вывод 13 подана логическая 1, то элементы DD3, DD4 будут работать как повторители информации с выходов Q и /Q триггера DD2. При этом элементы DD5, DD6 и транзисторы VT1, VT2 будут переключаться со сдвигом по фазе на половину периода, обеспечивая работу силовой части схемы ШИП
Метод защиты схемы управления верхними ключами построен на установке блокировки при достижении выходным током порогового значения. Транзисторная сборка дополнена узлом защиты нагрузки от бросков U питания и переполюсовки. В схему управления узла питания цепей затворов n-канальных МОП транзисторов введен узел форсирования напряжения питания (boost). Этот узел включает в себя встроенный генератор высокочастотных колебаний, внешние разделительный конденсатор и выпрямительный диод, обеспечивающие создание напряжения управления затворами 6-канальной МОП сборки, превышающего на 15-18 В коммутируемое напряжение. Схема управления МОП ключами содержит узел защиты от работы при пониженном напряжении питания цепей управления затвор-исток. См. Рис. 4.
Схема управления однотактным конвертером построена на базе микросхемы, регулируемой по напряжению, типа TL 494. Микросхема TL 494 по структуре и преимуществам в точности подобна однотактной микросхеме MC 34060. Вывод «13» соединен с корпусом, а оба выхода объединены для получения более мощного сигнала управления.
Реализация защиты ШИП
При подаче питания в схему, конденсаторы выходных фильтров еще не заряжены. Поэтому транзисторный преобразователь работает фактически на короткозамкнутую нагрузку. При этом мгновенная мощность на коллекторных переходах мощных транзисторов может превышать в несколько раз среднюю мощность, потребляемую от сети. Это происходит из-за того, что действие обратной связи при запуске приводит к превышению токов транзисторов по сравнению с допустимыми. Поэтому необходимы меры обеспечения защиты (мягкого пуска преобразователя). В разработанной схеме это достигается путем плавного увеличения длительности включенного состояния мощных транзисторов, вне зависимости от сигнала обратной связи, который «требует» от схемы управления максимально возможной длительности управляющего импульса сразу при включении нагрузки. Т.е. коэффициент заполнения импульсного напряжения в момент включения принудительно делается очень малым и затем плавно увеличивается до необходимого. Схема защиты позволяет управляющей микросхеме (ML 494) постепенно увеличивать длительность импульсов на выводах 8 и 11 до выхода ШИП в номинальный режим. Схема защиты ШИП реализуется при помощи RC- цепочки, подключенной к неинвертируемому входу компаратора «Мертвой зоны» (вывод 4 микросхемы).
Алгоритм запуска ШИП
Под алгоритмом запуска подразумевается последовательность появления напряжений в схеме ШИП. В соответствии с физикой работы первоначально всегда появляется выпрямленное напряжение сети Uср. Затем, как результат срабатывания схемы пуска, появляется напряжение питания управляющей микросхемы Upom. Результатом подачи питания на микросхему является появление выходного напряжения внутреннего стабилизированного источника опорного напряжения Uref. После этого появляются выходные напряжения блока ШИП. Последовательность появления этих напряжений не может быть нарушена.