В зависимости от того, какой параметр входных сигналов используют для записи информации, триггеры подразделяют на три категории:
- со статическим управлением записью (управляемые по уровню входного тактового сигнала);
- с динамическим управлением (управляемые по фронту или срезу входного тактового сигнала);
- двухступенчатые.
Для асинхронных триггеров в качестве управляющих служат сигналы на информационных входах.Применительно к синхронным триггерам управляющим сигналом служит тактовый импульс, так как считается, что к его приходу смена сигналов на информационных входах уже завершилась.
Триггер со статическим управлением срабатывает в момент, когда входной сигнал достигает порогового уровня. Этот способ управления является простейшим и его иллюстрирует рис.10-7.
Рис. 10-7. Момент срабатывания триггеров с разными способами управления:
а) - статическим; б) – прямым динамическим (по фронту 0,1);
в) – инверсным динамическим (по срезу 1,0)
На рис. а)t – время, в течение которого может происходить обратный переброс
Так переключаются асинхронные триггеры, приведенные на рисунках выше. Специфика синхронных триггеров со статическим управлением такова, что в продолжении времени действия тактового импульса смена сигналов на информационных входах взывает новые срабатывания. Другими словами, синхронные триггеры со статическим управлением при активном состоянии тактового входа ведут себя подобно асинхронным.
Во многих случаях это свойство является недостатком, так как может оказаться причиной нарушений в работе.
От этого недостатка свободны триггеры с динамическим и двухступенчатым управлением. Триггеры с динамическим управлением в зависимости от схемы исполнения реагируют на перепад напряжения от нуля к единице (активный фронт) либо от единицы к нулю (активный срез управляющего импульса), как показано на рисунках б) и в). То есть сигналы, поступившие на динамический вход, воспринимаются только в те моменты времени, когда их состояние изменяется определенным образом. Триггеры, управляемые срезом входного сигнала, или, как их еще называют иначе, триггеры с внутренней задержкой, широко применяются на практике. Возможность внутренней задержки момента опрокидывания триггера на время, равное длительности тактового импульса, эффективно используется при обработке информации, позволяя производить по фронту тактового импульса считывание информации, а по срезу – запись.
Двухступенчатые триггеры содержат две ячейки памяти, запись информации в которые происходит последовательно в разные моменты времени. Такую структуру триггеров называют системой «ведущий-ведомый» или MS -структурой – от английских слов master-slave (хозяин-невольник).
Рис. 10-8. Двухступенчатый триггер (общий случай):
логическая структура и временная диаграмма тактовых импульсов
Первая ступень – «ведущий» –служит для промежуточной записи входной информации, а вторая – «ведомый» - для последующего запоминания и хранения. Все двухступенчатые триггеры по своей сути – тактируемые. У двухступенчатых триггеров формирование нового состояния происходит за два такта, поэтому иногда такие триггеры называют двухтактными. Функциональные свойства всей триггерной системы определяются первой ступенью. Вторая ступень может быть одинакова для всех случаев и обычно представляет собой синхронный RS -триггер со статическим управлением, хотя это и не является обязательным условием.
Логические структуры двухступенчатых триггеров, как правило, сложнее структуры одноступенчатых, но при изготовлении их по интегральной технологии это не играет большой роли.
Ввод информации в ведущую ступень происходит с приходом тактового импульса C1. Внешнее срабатывание первой ступени никак не проявляются ввиду того, что ее выходы соединены с входами второй ступени, которая в это время блокирована. Перезапись состояния ведущего триггера в ведомый осуществляется с приходом второго импульса C2. В это время и происходит обновление информации на внешних выводах ведомого триггера QиQ.
Из описания работы следует, что двухступенчатый триггер ведет себя подобно триггеру с инверсным динамическим управлением, хотя обе его ступени имеют статическое управление.
Управлять двухступенчатым триггером можно не только двумя, но и одним тактовым импульсом. В этом случае запись информации в ведущую ступень происходит с приходом тактового импульса по фронту 0,1, а перезапись в ведомую – в момент его окончания по спаду 1,0.
В технической литературе на английском языке триггеры с динамическим и двухступенчатым управлением обычно называют flip-flop (щелчок-хлопок), а со статическим управлением – latch (защелка). Термин «триггер-защелка» в последнее время стал применяться и в отечественной технической литературе. Если тип триггера-защелки не оговорен, подразумевается D -триггер.
Символом триггера на принципиальных схемах служит английская буква T. Двухступенчатые триггеры MS -структуры условно обозначают двумя буквами TT, что отображает их внутреннее устройство.
Свойства входов и выходов обозначают указателями, представленными на рис. 10-9.
Рис. 10-9. Логические индикаторы входов и выходов:
а) – логическое отрицание (инверсия); б) – прямой динамический вход;
в) – инверсный динамический вход
Прямые статические входы и выходы указателей не имеют. Инверсные статические входы и выходы помечают указателями логического отрицания подобно тому, как это делается для логических элементов. Динамические входы имеют несколько способов обозначения. Форма представления 1 рекомендована как предпочтительная.
Тактирующий вход двухступенчатых триггеров показывают как прямой статический. Асинхронные входы изображают отдельно от синхронных и отделяют горизонтальной чертой.
10-6 Асинхронные RS -триггеры
Простейшие триггерные ячейки, рассмотренные выше, чаще всего используются в качестве ячеек памяти в более сложных триггерных системах. Как самостоятельные изделия они находят применение в роли ключей, коммутаторов, распределителей и т.п. Нередко подобные триггеры используются в качестве формирователей импульсов с управлением от механических переключателей, таких как контакты реле и кнопки. В этом случае опрокидывание триггеров происходит в момент первого замыкания контактов и последующий их дребезг на состояние триггера не сказывается.
Микросхема 564ТР2, производимая по КМОП-технологии, может служить примером асинхронного RS -триггера промышленного производства. В одном корпусе микросхемы находятся четыре одинаковых независимых триггера. Характерная их особенность – наличие третьего состояния, при котором выходы триггеров отключаются от выводов микросхемы.
Рис. 10-10. Микросхема 564ТР2 – четыре RS -триггера:
а) – логическая структура одного триггера; б) – условное изображение микросхемы
Каждый триггер имеет два входа S и R и один выход Q (выходы Q к внешним выводам микросхемы не подключены). Выходной инвертор служит буфером между триггером и последующими каскадами. Разрешающий вход V – общий и управляет всеми четырьмя ключами. Когда на этом входе присутствует сигнал уровня логической единицы, ключи замкнуты и проводят, а при уровне логического нуля – нет, и информация на выходах отсутствует.
Закон функционирования триггера приведен в таблице 10-5. В ней, как и ранее, × – любое, а Z –высокоимпедансное состояние. Согласно таблице, входному сочетанию Sn = Rn = V =1 соответствует Qn+1 =1, а не Qn+1 =н/о. Объясняется это отсутствием инверсного выхода. При наличии двух выходов сигналы на них были бы одинаковы, и состояние триггера оценивалось бы как неопределенное.
В некоторых сериях микросхем асинхронные RS -триггеры как самостоятельные изделия отсутствуют. Такие триггеры легко собрать из обычных логических элементов, а кроме того, более сложные триггеры (JK-, D- и др.), содержащие RS -триггер в качестве ячейки памяти, могут функционировать и как асинхронные RS -триггеры. Для этого имеются дополнительные Sa и Ra входы, связанные непосредственно с ячейкой памяти. Эти входы обладают приоритетом, позволяя в любой момент устанавливать триггер в состояние логической единицы или логического нуля на выходе независимо от состояния остальных входов. Поведение триггера в этих случаях соответствует табл.10-2 или 10-3, в зависимости от того, прямыми или инверсными сигналами управляется данный конкретный тип триггера.
10-7. Синхронные RS -триггеры
Синхронные (тактируемые) триггеры получаются из асинхронного RS -триггера путем подключения к его входам схемы управления, состоящей из логических элементов.
Рис. 10-11. Логическая структура синхронного RS -триггера
со статическим управлением
Красными штриховыми линиями показаны асинхронные входы
На рис. 10-11 показана логическая структура синхронного RS -триггера со статическим управлением, реализованного на элементах И-НЕ. Логические элементы 1 и 2 образуют устройство управления, а собственно триггер состоит из логических элементов 3 и 4. Входы S и R – информационные, вход C– тактовый (синхронизирующий). Каждый из информационных входов связан с тактовым операцией И, поэтому информация с входов S и R может быть передана на собственно триггер только при C =1. Внутренние сигналы (q1 и q2) управляют собственно триггером, который, как и его асинхронный аналог на элементах И-НЕ (см. рис. 10-4) переключается сигналами низкого логического уровня. Поскольку в логических элементах 1 и 2 происходит инверсия, для опрокидывания триггера требуются входные сигналы логической единицы. Когда C =0, логические элементы 1 и 2 закрыты, значит, q1 = q2 =1, что является нейтральной комбинацией для собственно триггера, который хранит записанную информацию, а состояние входов S и R безразлично. С приходом тактового сигнала (C =1) один из логических элементов откроется, отчего на выходах триггера сформируются надлежащие сигналы. Второй логический элемент остается запертым. С окончанием тактового импульса для собственно триггера снова возникнет нейтральная комбинация, благодаря которой на выходах сохранится записанная информация.
Входная комбинация Sn = Rn =1 недопустима, так как при C =1 на промежуточных шинах возникает сочетание q1 = q2 =0, которое создает неопределенное состояние на выходах Qn+1 = Qn+1 =1.
На рисунке выше показаны также входы Sa и Ra для асинхронной установки триггера в единичное и нулевое состояния, минуя информационные и тактирующие входы. Функционирование триггера в этом случае соответствует асинхронному RS -триггеру (с инверсным управлением). При синхронной работе на асинхронных входах следует поддерживать нейтральную комбинацию.
Состояния синхронного RS -триггера на элементах И-НЕ даны в табл. 10-6. Поскольку синхронный триггер переключается только при наличии тактовых импульсов, то, если исключить столбец C, получится сокращенная таблица состояний для тех тактов, в которых действуют тактовые импульсы. Она подобна таблице для асинхронного RS -триггера с прямым управлением (см. табл. 10-2). Таблица состояний триггера при управлении по асинхронным входам целиком совпадает с табл. 10-3.
Синхронный RS -триггер на элементах ИЛИ-НЕ по логической структуре аналогичен описанному выше (рис. 10-11). Отличие состоит в способе управления. В данном случае опрокидывание триггера осуществляется сигналами Sn =0 Rn =0 при С =0, т.е. сигналами низкого логического уровня. Таблица его состояний совпадает с аналогичной таблицей для асинхронного триггера с инверсными управлением (см. табл. 10-3).
Время задержки переключения синхронного триггера (рис. 10-11) складывается из задержки распространения сигнала в логических элементах устройства управления 1 или 2 и задержки переключения собственно триггера (элементы 3 и 4):
t зд.п= t зд.р.ср+2× t зд.р.ср=3× t зд.р.ср (10-1)
Минимальная длительность тактового импульса в случае совпадения его фронта с фронтом информационного сигнала может быть меньше t зд.п на время задержки включения входного логического элемента (1 или 2) t 1,0зд, следовательно
τ и> 3× t зд.р.ср- t 1,0зд= 2× t зд.р.ср
Подобным образом можно определить, что разрешающее t р=2 t зд.р.срвремя, а разрешающая частота f =1 /t р.
Рис. 10-12. Логическая структура двухступенчатого RS -триггера
с промежуточным инвертором.
Асинхронные входы показаны штриховыми линиями
Синхронные триггеры со статическим управлением во время тактового импульса действуют как асинхронные. Поэтому смена сигналов на информационных входах должна происходить только в момент паузы между тактовыми импульсами, иначе возникнут нарушения в работе.
Триггеры, рассмотренные выше, имеют одну ячейку памяти (собственно триггер). На рис. 10-12 приведена схема и условное изображение двухступенчатого RS -триггера MS -структуры («ведущий-ведомый») на логических элементах И-НЕ. Он состоит из двух одинаковых синхронных RS -триггеров со статическим управлением. Тактовый вход ведущего триггера (M) связан с входом ведомого (S) инвертором 5.
До прихода тактового импульса (C =0) входные логические элементы 1 и 2 заперты, q1 = q2 =1 и ведущий (M) триггерхранит информацию от предыдущего такта. Ведомый (S) триггер, на тактовом входе которого действует сигнал q5 =1, открыт и повторяет состояние ведущего, характеризуемое сигналами q3 и q4. С приходом тактового импульса C =1 в ведущий триггер заносится информация с входов S и R. Ведомый триггер в это время блокирован, поскольку q5 = C =0.С прекращением тактового импульса запирается ведущий триггер, а ведомый триггер открывается и принимает состояние ведущего. С этого момента на выходах будут сигналы Qn+1 = Sn и Qn+1 = Rn.
В двухступенчатом триггере в отличие от одиночного синхронного триггера со статическим управлением смена входной информации может происходить и во время действия тактового импульса, поскольку перезапись сигналов из первой ступени во вторую происходит с окончанием тактового импульса, т.е. по принципу внутренней задержки. Двухступенчатый RS -триггерфункционирует согласно табл. 10-2 для асинхронных триггеров с прямым управлением.
Из структурной схемы двухтактного триггера (рис. 10-12) следует, что переключение ведущей ступени (M) происходит с задержкой t зд.п M =3× t зд.р.ср. Такой же должна быть минимальная длительность тактового импульса, τ и>3× t зд.р.ср. Задержка переключения ведомой ступени (S) складывается из задержки распространения сигнала в инверторе 5 и в триггере, т.е. t зд.п S =4× t зд.р.ср. Таким образом, разрешающее время
tр > t зд.п M + t зд.п S =7× t зд.р.ср (10-3)
максимальная входная частота
f макс=1/(7× t зд.р.ср) (10-4)
10-8 JK -триггеры
Этот тип триггеров не имеет неопределенных состояний. Функциональная особенность JK -триггеров состоит в том, что при всех входных комбинациях, кроме одной Jn = Kn =1, они действуют подобно RS -триггеру, причем вход J играет роль входа S, а вход K соответствует входу R. При входной комбинации Jn = Kn =1 в каждом такте происходит опрокидывание триггера и выходные сигналы меняют свое значение.
JK -триггеры относятся к универсальным устройствам. Их универсальность имеет двойственный характер. Во-первых, эти триггеры с равным успехом могут быть использованы в регистрах, счетчиках, делителях частоты и других узлах, и, во-вторых, путем определенного соединения выводов они легко превращаются триггеры других типов. Это позволяет промышленности сократить номенклатуру триггеров, не ограничивая в то же время разработчиков аппаратуры. Таблица состояний JK -триггера дана в табл. 10-7.
По способу управления JK -триггеры, также как и RS -триггеры могут быть асинхронными и синхронными.В интегральной схемотехнике, однако, применяются только синхронные JK -триггеры в силу жестких требований к длительности входных импульсов для асинхронного варианта.
В схемотехническом отношении JK -триггеры отличаются от триггеров RS -типа наличием обратных связей с выходов на входы. Логическая структура простейшего синхронного JK -триггера показана на рис. 10-13.
Рис. 10-13. Логическая структура JK -триггера
Из схемы следует, что состояние JK -триггера зависит не только от сигналов на входах J и K, но и от логически связанных с ними сигналов с выходов Q
и Q. Элементы временной задержки 3 и 4 в данной схеме играют роль стабилизаторов состояний триггера и непосредственно на его функциональные свойства не влияют.
Действие JK -триггера описывается характеристическим уравнением
Qn+ 1 = JnQn ˅ KnQn (10-5)
При Jn = Kn =0 на выходах логических элементов 1 и 2 будет q1 = q2 =1 (независимо от значений сигналов Q и Q), что представляет нейтральную комбинацию для собственно триггера (логические элементы 5 и 6), который хранит записанную ранее информацию. Когда Jn ≠ Kn, выходное состояние триггера будет определяться логическим элементом 1 или 2, на всех входах которого действует уровень логической 1.
Входная комбинация Jn = Kn =1 при любом состоянии триггера вызывает его опрокидывание. Действительно, если Qn =1, а Qn =0, то q1 =1, q2 =0 (так как Jn = Kn =1). Сигнал q2 =0 переключает триггер в состояние Qn+1 =1 и Qn+1 =0. Опрокидывание триггера также будет иметь место при выходном состоянии Qn =0, а Qn =1. В этом случае окажется q1 =0, q2 =1 и триггер опрокинется, принимая противоположное состояние Qn+1 =1 и Qn+1 =0.
Начиная с момента опрокидывания триггера, управляющее действие сигналов на входах J и K прекратится, поскольку изменилась информация на внутренних входах логических элементов 1 и 2.
Назначение цепей временной задержки 3 и 4 – создание временного сдвига между моментом ввода входной информации JnQn или KnQn и началом формирования выходной (Qn+ 1 и Qn+ 1). Без этих цепей во время действия входной комбинации Jn=Kn =1 началась бы генерация из-за того, что с каждой сменой выходных сигналов на входах оказывалась бы комбинация, вызывающая новое опрокидывание триггера.
Предупреждение генерации просто и эффективно обеспечивается в триггерах с двухступенчатым управлением. Устойчивая работа здесь создается самим принципом действия, поскольку обе ступени триггера тактируются поочередно.
Триггеры JK -типа производятся во многих сериях микросхем. На рис. 10-14показаны логическая структура и условное изображение JK -триггера ТТЛ К155ТВ1. Он организован по принципу «ведущий-ведомый» и имеет по три входа J и K, связанных операцией И, а также асинхронные входы Ra и Sa, для установки триггера в состояние 0 и 1 независимо от сигналов на информационных и тактирующем входах. Ведущий триггер образован элементами DD1 и DD2, ведомая ступень состоит из двух RS -триггеров: синхронного триггера (логические элементы DD3-DD5 и DD4-DD6)и асинхронного повторителя (логические элементы DD7 и DD8).Функции инвертора ведомой ступени выполняют инверсные входы логических элементов DD5 и DD6. Выходной асинхронный
Рис. 10-14. Триггер К155ТВ1: а) – логическая структура; б) условное обозначение
(номера выводов в скобках соответствуют логически равноценному варианту)
триггер повторяет с инверсией состояние ведомой синхронной ступени и служит буферным каскадом по отношению к нагрузке.
Асинхронная установка триггера в единичное и нулевое состояние (входы Sa и Ra) производится импульсами низкого логического уровня, поступающими одновременно на все три триггерные ячейки. Решающая роль здесь принадлежит выходному триггеру (логические элементы DD7 и DD8), опрокидывание которого дает нужное состояние, а другие элементы блокируются, защищая его от сигналов на информационных входах. Состояние входов J, K и C при асинхронном управлении безразлично. В отличие от асинхронного триггера, здесь одновременная подача переключающих сигналов на входы Sa и Ra допустима. Когда эти входы незадействованы, на них следует поддерживать напряжение высокого уровня. Таблица состояний триггера в асинхронном режиме соответствует одиночному RS -триггеру (см. табл. 10-3), с той разницей, что при Ra = Sa =1 система работает в синхронном режиме.
В силу симметрии логической структуры триггера К155ТВ1, если одновременно поменять местами входы J и K, Sa и Ra, а также выходы Q и Q, то его функциональные свойства не изменятся, что отражено на рис. 10-14,б.
Из других JK -триггеров семейства ТТЛ следует отметить микросхему 155ТВ15 – два независимых JK -триггера в одном корпусе.Их основное отличительное свойство состоит в том, что управление по входу K осуществляется сигналами уровня логического нуля. Эта особенность позволяет непосредственно преобразовывать эти триггеры в D -триггеры путем соединения входов J и K, о чем будет сказано ниже.
В состав стандартных серий микросхем КМОП-структуры (164, К176, К561, 564) также имеются JK -триггеры. На рис. 10-15 приведено условное обозначение триггера 564ТВ1 – два двухступенчатых триггера с асинхронными RS -входами. Они имеют динамическое управление и по характеру функционирования отличаются от триггера К155ТВ1. В нем смена состояний происходит по фронту 0,1 тактового импульса, а управление по асинхронным входам R и S производится импульсами уровня логической единицы. Сочетание сигналов S = R =1на асинхронных входах – допустимо. Таблица 10-8 отображает работу этих триггеров.
10-9 D -триггеры
D -триггеры в отличие от рассмотренных ранее типов имеют для установки в состояния 0 и 1 только один информационный ход (D -вход). Функциональная особенность триггеров этого типа состоит в том, что сигнал на выходе Q в такте n+1 повторяет входной сигнал Dn в предыдущем такте n и сохраняет (запоминает) это состояние до следующего тактового импульса. Иными словами, D -триггер задерживает на один такт информацию, существовавшую на входе D. Триггер D -типа характеризуется тем, что сигналы на его прямом выходе Q принимают значение, инверсное относительно сигналов на входе D.
Название триггера этого типа произошло от английского слова delay - задержка, затяжка. D -триггеры часто так и называют – триггерами задержки. Закон функционирования D -триггера прост:
Qn+1 = Dn, (10-6)
а для D -триггера
Qn+1 = Dn. (10-7)
Таблицы переходов для D -триггера в подробной и сокращенной формах представлены в табл. 10-9 и 10-10. Сокращение произведено за счет исключения первых четырех строк, характеризующих режим хранения информации при отсутствии тактовых импульсов. Кроме того, опущено указание на очевидный факт, что смена состояний триггера происходит под действием тактового импульса (C =1). Сокращенная таблица обычно и приводится на заводских этикетках и в технических описаниях D -триггеров.
D -триггер можно образовать из любого синхронного RS- или JK -триггера, если на их информационные входы одновременно подавать взаимно инверсные сигналы D и D.
Хранение информации D -триггерами обеспечивается за счет цепей синхронизации, и поэтому все реальные D -триггеры – тактируемые. Управление по тактовому входу может быть статическим, динамическим, а также двухступенчатым.
На рисунке 10-16 показана логическая структура синхронного D -триггера со статическим управлением. Триггер выполнен на логических элементах И-НЕ. Элементы 3 и 4 образуют ячейку памяти, а 1 и 2 – схему управления. В паузах между тактовыми импульсами логические элементы 1 и 2 закрыты и на их выходах существуют сигналы q1 = q2 =1, что служит нейтральной комбинацией для ячейки памяти. Если в схеме элементы И-НЕ заменить на ИЛИ-НЕ, то получится D -триггер. Для синхронизации такого триггера потребуются тактовые импульсы низкого логического уровня, а в паузах между этими импульсами на входе C должен быть уровень логической единицы.
Рис. 10-16. D -триггер со статическим управлением.
Минимальный интервал между двумя тактовыми импульсами, при котором триггер еще работает без сбоев, как нетрудно определить, равен t мин=4× t з.р.ср. Соответственно максимальная частота переключений триггера будет f макс=1/ t мин=0,25/ t зд.р.ср.
Рис. 10-17. D -триггер на основе инверторов и двунаправленных ключей, производимый по КМОП-технологии
Синхронные D -триггеры КМОП-структуры можно реализовать подобным же образом на элементах И-НЕ, либо ИЛИ-НЕ. Часто, однако, применяют другой метод с использованием двунаправленных ключей (рис. 10-17). Ключи DD1 и DD4 открыты поочередно. Когда C =0 (режим хранения) элемент DD1 закрыт, а DD4 – открыт, и логические элементы DD2 и DD3 образуют бистабильную ячейку, которая хранит одно из двух стабильных состояний. При C =1 (режим записи) DD1 открыт, а DD4 – закрыт. Ячейка DD2 и DD3 действуют как инверторы, поскольку цепь положительной обратной связи через ключ DD4 прервана
При смене сигнала C =1 на C =0 ключ DD4 отпирается быстрее, чем запирается ключ DD1.
Рис. 10-18. Логическая структура одного из четырех триггеров микросхемы К155ТМ7
На основе таких простейших триггеров строятся более сложные триггерные системы, в частности микросхемы 564ТМ2, 564ТВ1 и др. В виде интегральных микросхем выпускаются несколько типов D- триггеров.
Микросхемы К155ТМ7 и К155ТМ5 представляют собой D -триггеры со статическим управлением. В одном корпусе содержится четыре D -триггера с самостоятельными входами и выходами. Синхронизирующих входов два: по одному на два триггера (рис. 10-18). Микросхема К155ТМ5 в отличие от К155ТМ7 не содержит выводов от инверсных выходов Q.
Микросхема К155ТМ8 содержит четыре D -триггера с динамическим управлением. Её функциональная схема представлена на рис. 10-19. Она имеет четыре раздельных информационных входа, прямые и инверсные выходы Q и Q от каждого триггера и общие для всех четырех триггеров входы синхронизации и установки низких уровней сигнала на выходах. Запись данных, поступивших на информационные входы, происходит одновременно во всех триггерах по фронту 0,1 сигнала на входе C, при этом состояние входа R должно быть R =1. Установка триггеров в состояние низкого уровня логического сигнала на выходе выполняется сигналом R =0.
Микросхема 564ТМ3 состоит из четырех D -триггеров со статическим управлением записью. Синхронизация осуществляется единым для всех триггеров управляющим устройством (рис. 10-20). Управляющее устройство представляет собой элемент «исключающее ИЛИ-НЕ» и имеет два входа синхронизации C (clock) и полярности P (polarity). Такая организация схемы управления в устройствах КМОП применяется довольно часто в счетчиках, регистрах и тому подобных устройствах, придавая им дополнительную гибкость.
Рис. 10-20. Микросхема 564ТМ3: а) – функциональная схема;
б) – временная диаграмма работы одного триггера
Информация, подлежащая записи, подается на входы D1-D4. Запись осуществляется при определенных комбинациях сигналов на входах C и P. При низком (высоком) уровне напряжения на входе P запись происходит при низком (высоком) уровне тактирующего сигнала. При смене сигналов на входах C и P, то есть, если при P =0 станет C =1, либо при P =1 будет C =0, все триггеры переходят в режим хранения. Входы C и P можно менять местами, характер функционирования триггеров при этом не изменится. Табл. 10-11 характеризует свойства этого триггера.
Недостатки статического способа синхронизации триггеров, о которых говорилось выше, свойственны и рассмотренным D -триггерам. В частности, информация на входе D по времени должна перекрывать тактовый импульс. Эта особенность простейшего D -триггера ограничивает его применение, например в качестве T -триггера, о чем будет сказано ниже.
Лучшими функциональными характеристиками обладают D -триггеры с динамическим управлением. Примером могут служить микросхемы К155ТМ2, а также подобные им микросхемы 133ТМ2, К555ТМ2 и другие (кроме 134ТМ2). Все они имеют одинаковую логическую структуру и принцип действия и различаются предельным быстродействием и потребляемой мощностью. В одном корпусе находятся два одинаковых триггера, связанные только общим питанием.
Логическая структура одного такого триггера приведена на рис. 10-21. От схемы D -триггера со статическим управлением, показанной ранее на рис. 10-16, она отличается тем, что вместо одного логического элемента 1 или 2 здесь применены бистабильные ячейки 1-2 и 3-4. Они представляют собой триггеры с прямым управлением, т.е. запись информации в них происходит по фронту перехода тактового импульса от 0 к 1.
Рис. 10-21. Логическая структура триггера микросхемы К155ТМ2 (74 х 74)
Кроме того, в них есть дополнительные входы Ra и Sa для асинхронной установки выходов триггера в состояние логического “0” или логической “1”. Чтобы не загромождать схему,на рисунке цепи асинхронного управления показаны штриховыми линиями. Закон функционирования триггера с учетом асинхронного режима приведен в табл. 10-12.
Таблица 10-12. Таблица состояний триггера микросхемы К155ТМ2
Из D -триггеров КМОП-структуры с динамическим управлением микросхемы 564ТМ2 также содержат в одном корпусе два независимых триггера с прямым динамическим управлением (рис. 10-22). От микросхем К155ТМ2 в функциональном отношении она отличается тем, что управление по асинхронным входам производится сигналами высокого уровня, при работе в синхронном режиме на обоих входах следует поддерживать низкий уровень логического сигнала (табл. 10-13).
Таблица 10-13. Таблица состояний триггера 564ТМ2
D -триггер может быть получен из JK- либо RS- триггераcпомощью дополнительного инвертора (рис. 10-23).Удобны в этом отношении JK -триггеры (например, К155ТВ15). Для их преобразования в D -триггер достаточно через инвертор соединить входы J и K.
Рис. 10-23. Организация D- триггера на базе JK -триггера
10-10. DV -триггеры
Триггеры DV -типа представляют собой модификацию D -триггеров. Их логические функции определяются наличием дополнительного разрешающего входа V, играющего роль разрешающего по отношению к входу D. Когда V =1, триггер функционирует как D -триггер, а при V =0 он переходит в режим хранения информации независимо от смены сигналов на входе D. Записанная в D -триггер информации не может храниться более одного такта: с каждым тактовым импульсом состояние триггера обновляется. Наличие V -входа расширяет функциональные возможности D -триггера, позволяя в нужные моменты времени сохранить информацию на выходах в течение требуемого числа тактов. Уравнение, характеризующее работу DV -триггера, имеет следующий вид:
Qn+1 = DnVn ˅ QnVn (10-8)
Запись информации в таких триггерах происходит, когда C =1 и V =1. Поэтому в DV -триггер можно обратить всякий тактируемый D -триггер: со статическим, динамическим или двухступенчатым управлением, - добавив V -вход и логически связав его операцией И с управляющим C -входом (рис. 10-24). В таком триггере входы C и V можно менять местами, не влияя на логику работы. Сигналы C =1 и V =1 должны действовать в одно время. Поскольку вход V - подготавливающий, сигнал V =1 должен перекрывать по длительности оба фронта тактового импульса.
Рис. 10-24. Преобразование D -триггера в DV -триггер
В функциональном отношении DV -триггеры относятся к универсальным. В этом смысле их можно сопоставлять с JK -триггерами. Ряд устройств цифровой техники с равным успехом может быть выполнен с применением триггеров обоих типов. Однако возможности JK -триггеров шире, в частности их можно использовать и как DV -триггеры. Поэтому триггеры JK -типа более распространены, чем DV -триггеры.
D - и DV -триггеры широко применяются в устройствах запоминания двоичной информации в качестве разряда регистра или счетчика, а также в других узлах цифровой техники. Эти триггеры очень удобны в быстродействующих системах, поскольку передача информации происходит по одному входу, поэтому состязание сигналов исключено.
10-11. T и TV -триггеры
Триггер T -типа, или счетный триггер, имеет один информационный T -вход (от англ. toggle – чека, коленчатый рычаг) и отличается простотой действия. Смена состояний в таком триггере происходит всякий раз, когда входной сигнал меняет свое значение в определенном направлении. В зависимости от того, фронт или срез входного сигнала используется для управления (от «0» к «1» или от «1» к «0»), считается, что T -триггер имеет прямой или инверсный динамический вход. Триггеры с инверсным управлением иногда называют T -триггером. По способу ввода входной информации T -триггеры могут быть асинхронными и синхронными.
T -триггер – это единственный вид триггера, текущее состояние которого определяется не информацией на входах, а его состоянием в предыдущем такте.
Уравнение, описывающее функционирование T -триггера имеет вид:
Qn+ 1= QnTn ˅ Q
Поделиться:
Поиск по сайту
Все права принадлежать их авторам. Данный сайт не претендует на авторства, а предоставляет бесплатное использование.
Дата создания страницы: 2022-10-12
Нарушение авторских прав и Нарушение персональных данных