ЗАДАНИЕ И МЕТОДИЧЕСКИЕ УКАЗАНИЯ
НА КОНТРОЛЬНУЮ РАБОТУ ПО ДИСЦИПЛИНЕ «ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА и ИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИ»
Для студентов заочного обучения ускоренной подготовки
телекоммуникационных специальностей
Подготовлено доц. каф. ИВТ – Горчаковой М.А.
САМАРА
2006
ЗАДАНИЕ 1. Синтез и исследование логических схем
Задача № 1
Разработать логические схемы для реализации частично определенных логических функций 4 – х аргументов, заданных таблицами. Каждая комбинация значений аргументов двоичных переменных DCBA отображается числом N, равным:
N = 23 D + 22C + 21B + 20A.
Значение функций при неуказанных комбинациях значений аргументов необходимо доопределить для получения схемы с минимальным числом элементов.
Минимизацию логических функций проводить с помощью карт Карно.
Реализацию провести: 1 - функцию в базисе И – ИЛИ – НЕ;
2 – функцию в базисе И – НЕ;
3 – функцию в базисе ИЛИ – НЕ.
Вариант задания определяется из таблицы №1 приложения по последней цифре зачетной книжки.
ЗАДАНИЕ 2 Исследование комбинационных схем средней степени интеграции
Задача № 1
Найдите аналитическое выражение функции, которая реализуется схемой, приведенной в таблице № 2. Задавая кодовые комбинации аргументам (входам) составьте таблицу ее функционирования и проанализируйте ее работу.
Вариант задания определите из таблицы № 2 приложения по последней цифре зачетной книжки.
Задача № 2
Исследование комбинационного цифрового устройства АЛУ(арифметико-логическое устройство) В зависимости от номера варианта (он выбирается по предпоследней цифре зачетной книжки) значения операндов А и В выбрать из таблицы № 3 приложения. Значения операндов представить в двоичной системе счисления и выполнить над ними логические и арифметические операции, представленные в таблице № 4 приложения соответственно выбранному выше варианту. Результаты представить в шестнадцатеричной системе счисления.
|
|
Для четных номеров арифметических операций значение переноса С0 нужно принять равным 0, а для нечетных – равному 1.
Задача № 3
Разработайте схему, содержащую минимальное число базовых элементов, работа которой представлена временными диаграммами в таблице № 5 приложения, где А, В, С – входы, а F – выход.
Вариант выбирается по последней цифре зачетной книжки
ЗАДАНИЕ 3 Синтез последовательностных схем
Задача № 1
Разработайте схему пересчетного устройства Ксч = 6. Последовательность смены состояния выберите из таблице № 6 приложения по предпоследней цифре зачетной книжки.
Методические указания к выполнению контрольной работы
Математической основой вычислительной техники является двоичная система счисления со своими правилами для арифметических действий над числами, представленными в двоичной системе счисления. Логической основой вычислительной техники является алгебра логики или булева алгебра со своими аксиомами, законами и тождествами. В цифровых устройствах используются сигналы: логический ноль и логическая единица, которым соответствуют определенные абсолютные значения напряжений или токов или просто наличие и отсутствие напряжения в схеме.
Условные графические обозначения логических элементов приведены в таблице № 0 приложения.
|
|
Пример выполнения задания 1. Задача 1
Пусть задана таблица вида:
| N | ||||||||||
| F |
Ей соответстствует кодированная таблица вида:
| N | D | C | B | A | F |
Составим карту Карно для F
DC\BA
00 01 11 10
| - | - |   3
-
| - |
| - | 6 6 | ||
| - |
10
Из составленной карты Карно следует, что минимальный вариант решения задачи имеет вид:
F = 
Затем переведем в соответствующий базис по варианту и построим структурную схему.
В задаче № 1 задания 2 провести анализ схемы, задаваясь комбинациями входных сигналов (аргументов) и записать аналитическое выражение реализуемой данной схемой функции.
В задаче № 2 задания 2 необходимо изучить принцип действия АЛУ и выполнить расчеты выходных сигналов для заданных значений операндов и операций (по своему варианту). По разрядности заданных операндов, рассматриваемое АЛУ может быть четырехразрядным устройством, так как операнды заданы четырьмя битами.
При выполнении арифметических действий необходимо знать правила двоичной арифметики. Логические операции над операндами производятся поразрядно. Вид выполняемой операции определяется четырехразрядным сигналом S.
|
|
 |
На рис представлена четырехразрядная схема АЛУ:
А и В - заданные операнды; F – выходной код; ключи [0], [1], [2], [3] – для установки управляющих сигналов (S); [M] –сигнал, определяющий тип выполняемой операции (логическая или арифметическая); C0 – перенос из предыдущего младшего разряда; С4 – сигнал переноса; Eqv – выход (А = В).
В задаче № 3 задания 2 необходимо провести синтез комбинационного цифрового устройства, заданного временными диаграммами его функционирования. Для этого необходимо перейти от временных диаграмм к таблице функционирования КЦУ, затем минимизировать и реализовать в заданном базисе.
В задаче № 1 задания № 3 необходимо синтезировать пересчетное устройство. Для этого по заданному коэффициенту пересчета определяют число элементов памяти (триггеров) необходимое для реализации заданного ПЦУ. Затем составляют таблицу функционирования, учитывая последовательность смены состояния. Следующим этапом является выбор типа триггера для реализации ПЦУ. По таблице функционирования ПЦУ и таблице истинности для выбранного триггера составляют прикладные карты, используя их в дальнейшем для заполнения карт Карно при выполнении минимизации функций, управляющих входами триггеров. После чего можно переходить к составлению структурной схемы устройства.
Приложение
Таблица № 1
| № Вар. | N - Номера состояний (последовательность смены состояний) F – значения выходной функции | ||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 | |||||||||||
| N1 | |||||||||||
| F1 | |||||||||||
| N2 | |||||||||||
| F2 | |||||||||||
| N3 | |||||||||||
| F3 |
Таблица № 2
| № 0 а c a b Y c b c | № 1 a b c b Z c a | ||||||||||||||||||||||||||
| № 2 a b Y1 c Y2 d | № 3 a b c Y d | ||||||||||||||||||||||||||
                
                 
a b
c d
Z a | № 5 a b c b Y c | ||||||||||||||||||||||||||
    
  
   
a
b
c Z
d
a
| № 7 a b c Y1 d Y2 b | ||||||||||||||||||||||||||
                   
a
b
c Z
a
d | № 9 a b c Y d a c |
Таблица № 3.
| Вариант | Операнд А | Операнд В |
Таблица № 4
| № п/п | Логические операции | Арифметические операции |
| 
| |
| 
| |
| 
| |
| 
| |
| 
| |
| 
| |
| 
| |
| 
| |
| 
| |
| 
|
Примечание.
Значение С0 для четных вариантов равно – 0; для нечетных вариантов равно – 1
Таблица № 5
| № варианта | Временные диаграммы, показывающие функционирование КЦУ, где А, В, С – входы, а F – выход |
| 0 1 2 3 4 5 6 7 0 A T B C F | |
| 0 1 2 3 4 5 6 7 0 A B C F | |
| 0 1 2 3 4 5 6 7 0 A B C F | |
| 0 1 2 3 4 5 6 7 0 A B C F | |
| 0 1 2 3 4 5 6 7 0 A B C F | |
| 0 1 2 3 4 5 6 7 0 A B C F | |
| 0 1 2 3 4 5 6 7 0 A B C F | |
                                     8
| 0 1 2 3 4 5 6 7 0 A B C F |
                    9
| 0 1 2 3 4 5 6 7 0 A B C F |
             0
| 0 1 2 3 4 5 6 7 0 A B C F |
Таблица № 6
| № варианта | Порядок смены состояния по тактам | ||||||
Порядок синтеза пересчетного устройства:
1. Определение числа триггеров.