УПРАВЛЯЮЩАЯ МИКРОСХЕМА.
В современных ИБП для формирования управляющего напряжения переключения мощных транзисторов преобразователя обычно используются специализированные интегральные микросхемы (ИМС).
Идеальная управляющая ИМС для обеспечения нормальной работы ИБП в режиме ШИМ должна удовлетворять большинству из перечисленных ниже условий:
• рабочее напряжение не выше 40В;
• наличие высокостабильного термостабилизированного источника опорного напряжения;
• наличие генератора пилообразного напряжения.
• обеспечение возможности синхронизации внешним сигналом программируемого плавного запуска;
• наличие усилителя сигнала рассогласования с высоким синфазным напряжением;
• наличие ШИМ-компаратора;
• наличие импульсного управляемого триггера;
• наличие двухканального предоконечного каскада с защитой от КЗ;
• наличие логики подавления двойного импульса;
• наличие средств коррекции симметрии выходных напряжений;
• наличие токоограничения в широком диапазоне синфазных напряжений, а также токоограничения в каждом периоде с отключением в аварийном режиме;
• наличие автоматического управления с прямой передачей;
• обеспечение отключения при понижении напряжения питания;
• обеспечение защиты от перенапряжений;
• обеспечение совместимости с ТТЛ/КМОП логикой;
• обеспечение дистанционного включения и отключения.
В качестве схемы управления для рассматриваемого класса ИБП в подавляющем большинстве случаев используется микросхема типа TL494CN, выпускаемая фирмой TEXAS INSTRUMENT (США) (рис.11). Она реализует большинство из перечисленных выше функций и выпускается рядом зарубежных фирм под разными наименованиями.
Рис. 11. Управляющая микросхема TL494 и ее цоколевка.
Например, фирма SHARP (Япония) выпускает микросхему IR3M02, фирма FAIRCHILD (США) - иА494, фирма SAMSUNG (Корея) - КА7500, фирма FUJITSU (Япония) - МВ3759 и т.д.
Все эти микросхемы являются полными аналогами отечественной микросхемы КР1114ЕУ4. Рассмотрим подробно устройство и работу этой управляющей микросхемы. Она специально разработана для управления силовой частью ИБП и содержит в своем составе (рис.12):
• генератор пилообразного напряжения DA6; частота ГПН определяется номиналами резистора и конденсатора, подключенных к 5-му и 6-му выводам, и в рассматриваемом классе БП выбирается равной примерно 60 кГц;
• источник опорного стабилизированного напряжения DA5 (Uref=+5,OB) с внешним выходом (вывод 14);
• компаратор "мертвой зоны" DA1;
• компаратор ШИМ DA2;
• усилитель ошибки по напряжению DA3;
• усилитель ошибки по сигналу ограничения тока DA4;
• два выходных транзистора VT1 и VT2 с открытыми коллекторами и эмиттерами;
• динамический двухтактный D-триггер в режиме деления частоты на 2 - DD2;
• вспомогательные логические элементы DD1 (2-ИЛИ), DD3 (2-Й), DD4 (2-Й), DD5 (2-ИЛИ-НЕ), DD6 (2-ИЛИ-НЕ), DD7 (НЕ);
• источник постоянного напряжения с номиналом 0.1BDA7;
• источник постоянного тока с номиналом 0,7мА DA8.
Рис.12. Функциональная схема ИМС TL494.
Схема управления будет запускаться, т.е. на 8 и 11 выводах появятся последовательности импульсов в том случае, если на вывод 12 подать любое питающее напряжение, уровень которого находится в диапазоне от +7 до +40 В.
Всю совокупность функциональных узлов, входящих в состав ИМС TL494, можно условно разбить на цифровую и аналоговую часть (цифровой и аналоговый тракты прохождения сигналов).
К аналоговой части относятся усилители ошибок DA3, DA4, компараторы DA1, DA2, генератор пилообразного напряжения DA6, а также вспомогательные источники DA5, DA7, DA8. Все остальные элементы, в том числе и выходные транзисторы, образуют цифровую часть (цифровой тракт).
Работа цифрового тракта.
Временные диаграммы, поясняющие работу микросхемы, приведены на рис. 13. Из временных диаграмм видно, что моменты появления выходных управляющих импульсов микросхемы, а также их длительность (диаграммы 12 и 13) определяются состоянием выхода логического элемента DD1 (диаграмма 5). Остальная "логика" выполняет лишь вспомогательную функцию разделения выходных импульсов DD1 на два канала. При этом длительность выходных импульсов микросхемы определяется длительностью открытого состояния ее выходных транзисторов VT1, VT2. Так как оба эти транзистора имеют открытые коллекторы и эмиттеры, то возможно двоякое их подключение.
При включении по схеме с общим эмиттером выходные импульсы снимаются с внешних коллекторных нагрузок транзисторов (с выводов 8 и 11 микросхемы), а сами импульсы направлены выбросами вниз от положительного уровня (передние фронты импульсов отрицательны). Эмиттеры транзисторов (выводы 9 и 10 микросхемы) в этом случае, как правило, заземляются. При включении по схеме с общим коллектором внешние нагрузки подключаются к эмиттерам транзисторов и выходные импульсы, направленные в этом случае выбросами вверх (передние фронты импульсов положительны), снимаются с эмиттеров транзисторов VT1, VT2. Коллекторы этих транзисторов подключаются к шине питания управляющей микросхемы (Upom).
Выходные импульсы остальных функциональных узлов, входящих в состав цифровой части микросхемы TL494, направлены выбросами вверх, независимо от схемы включения микросхемы.
Триггер DD2 является двухтактным динамическим D-триггером. Принцип его работы заключается в следующем. По переднему (положительному) фронту выходного импульса элемента DD1 состояние входа D триггера DD2 записывается во внутренний регистр. Физически это означает, что переключается первый из двух триггеров, входящих в состав DD2. Когда импульс на выходе элемента DD1 заканчивается, то по заднему (отрицательному) фронту этого импульса переключается второй триггер в составе DD2, и состояние выходов DD2 меняется (на выходе Q появляется информация, считанная со входа D). Это исключает возможность появления отпирающего импульса на базе каждого из транзисторов VT1, VT2 дважды в течение одного периода.
Действительно, пока уровень импульса на входе С триггера DD2 не изменился, состояние его выходов не изменится. Поэтому импульс передается на выход микросхемы по одному из каналов, например верхнему (DD3, DD5, VT1). Когда импульс на входе С заканчивается, триггер DD2 переключается, запирает верхний и отпирает нижний канал (DD4, DD6, VT2). Поэтому следующий импульс, поступающий на вход С и входы DD5, DD6 будет передаваться на выход микросхемы по нижнему каналу. Таким образом каждый из выходных импульсов элемента DD1 своим отрицательным фронтом переключает триггер DD2 и этим меняет канал прохождения следующего импульса. Поэтому в справочном материале на управляющую микросхему указывается, что архитектура микросхемы обеспечивает подавление двойного импульса, т.е. исключает появление двух отпирающих импульсов на базе одного и того же транзистора за период.