Есть модель Pentium 4 – Revision E0, которая оснащена эффективным механизмом подаваемого напряжения Dinamic Voltage ID, технологией защиты от вирусов NX Flag и 64–битным расширением EM64T. [8, 9]
У данного процессора частота системной шины 800 МГц, L1–кэш
16 Кбайт, L2–кэш – 1 024 Кбайт, L3–кэш отсутствует.
Процессор Celeron D поддерживает 64–битную технологию ЕМ64Т. Он имеет кэш 256 Кбайт, выполнен по технологии 90 нм и работает на частоте FSB 533 МГц. Все новые модели процессоров заключены в корпус LGA775. Частота системной шины в моделях меняется от 2,53 до 3,2 ГГц. Кроме этого есть поддержка Execute Disable Bit (XD).
Корпорация Toshiba, Sony и IBM представили новую разработку в 2005 году – процессор Cell. Этот процессор построен по новой архитектуре – многоядерной. В нём 9 ядер – 8 синергетических ядер + один power–процессор с 64–битной поддержкой. Каждое ядро оснащено кэш–памятью первого уровня объёмом 256 Кбайт и есть общая кэш–память второго уровня объёмом 512 Кбайт. Появилась возможность создавать массивы из процессоров, которые одновременно выполняют несколько сложных операций. У них производительность в десятки раз больше, чем у любых современных процессоров AMD или Intel.
Структура микропроцессора
На одном кристалле микропроцессора содержатся [9]: центральный процессор (CPU), арифметико-логическое устройство (АЛУ), блок процессора с плавающей точкой FPU, устройство управления (УУ), диспетчер памяти MMU, блок предвыборки команд и данных БПКиД, интерфейс магистрали ИМ.
Конструкция АЛУ
Обрабатываемая ЭВМ информация разделяется на слова, состоящие из фиксированного числа двоичных разрядов, например 32 двоичных разряда. В этом случае АЛУ должна уметь производить сложение, вычитание и т.д. со словами, состоящими из 32 двоичных разрядов. Из памяти поступают операнды (данные), и управляющий элемент указывает операции, которые необходимо выполнить. Для сложения в АЛУ поступают 2 числа, там происходит сложение и временно хранится сумма. [10]
АЛУ состоит из двух регистров, сумматора и схем управления. Регистры – это ячейки быстродействующей памяти различной длины, состоят из набора триггеров. Накапливающий сумматор (аккумулятор) является основным регистром для арифметических и логических операций длиной в два машинных слова.
Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.
АЛУ выполняет операции только над целыми двоичными числами.
В зависимости от ЭВМ, может быть несколько накапливающих сумматоров.
Числа хранятся в триггерах. Наиболее простой системой представления для двоичных запоминающих устройств является система представления целых чисел. Если есть 00001111 – это число 15, а 1.0001111 = –15
Если регистр 6–разрядный, то в нём можно хранить числа от 0 до 2 
– 1, т.е. от 000000 до 111111. Это 63 = 26 – 1, а если со знаком, то от –(2n–1 – 1) до +(2 
–1), что соответствует интервалу от –111111 до +111111 или от –63 до +63 для десятичных чисел.
Двоичный полусумматор – это основной элемент, используемый в двоичных арифметических элементах. Функция полусумматора заключается в сложении двух двоичных цифр, в результате чего образуются сумма и перенос в соответствии с правилами двоичного сложения.
Входящие сигналы Сумма
0 + 0 0
0 + 1 1
1 + 0 1
1 + 1 0 с переносом 1
Одноразрядный сумматор предназначен для сложения более двух двоичных цифр.
Данные, хранящиеся в триггерном регистре, могут обрабатываться следующим образом.
Регистр может быть сброшен (триггеры установлены в 0).
Содержимое регистра может быть преобразовано в обратный код или в дополнительный код (для двоичных или десятичных данных).
Содержимое регистра может быть сдвинуто вправо или влево на один разряд или циклически сдвинуто.
Таблица работы одноразрядного сумматора
| Вход X | Вход Y | Перенос из предыдущего, Ci | Выход, S | Перенос в следующий разряд, Co |
Первый вид сдвига называется арифметическим. Он заставляет каждый бит перемещаться на одну позицию влево или вправо. Крайний бит просто теряется.
Другой вид сдвига называется циклическим: выпадающий бит помещается на противоположный конец регистра. Этот вид сдвига удобен для перемножения чисел и некоторых логических операций.
Содержимое регистра может быть увеличено или уменьшено на 1.
Передача содержимого одного регистра в другой регистр.
Сложение или вычитание данных, составляющих содержимое двух регистров.
Умножение или деление данных, составляющих содержимое регистров и сумматоров по специальным алгоритмам.